数字电路与逻辑设计 第2讲.pptVIP

（1）用TTL电路驱动CMOS电路 用TTL门驱动CMOS门时，TTL输出的高电平不能满足CMOS输入高电平的要求。因此，必须采用接口电路将TTL电路的输出高电平提高到3.5V以上，具体有以下几种方法： 1) 时，在TTL的输出端与VDD之间接上拉电阻RL如下图所示。 若CMOS门的电源电压较高，即VDD＞＞VCC，它要求的UIH(min)值将超过TTL输出端所能承受的电压，此时，应采用输出端耐压较高的OC门作为驱动门。其中，OC门外接上拉电阻范围的计算与前面所述的上拉电阻RL的计算相同。 2) (2) 用CMOS电路驱动TTL电路 用CMOS驱动TTL时，需扩大CMOS电路输出低电平时吸收负载电流的能力。采用的措施有如下几种：1)将同一封装内的门电路并联使用，以扩大输出低电平时的带负载能力，如下图所示。 将CMOS并联以提高带负载能力 2) 可在CMOS门的输出端增加一级CMOS驱动器，如CC4010或漏极开路的驱动器CC40107。当VDD＝5V时，CC40407输出低电平的负载能力，可驱动10个CT74系列TTL门，如左图所示。若找不到合适的驱动器，可采用分立元件的三极管放大器来实现电流扩展，如右图所示。 用CMOS驱动器驱动TTL电路 通过电流放大器驱动TTL 3）可用74HC/74HCT系列CMOS门直接驱动TTL门电路。因74HC/74HCT与TTL是相容的。 A B EN F A B EN F EN=0, F=AB EN=1, F高阻 EN=1, F=AB EN=0, F高阻 三态与非门主要应用于总线传送，它既可用于单向数据传送，也可用于双向数据传送。 ? 器件型号： 74XX244 , 74XX126 等 ? 用途： 作为多个数据源到公共数据线的开关 例：三态门构成的单向数据总线。 A1 B1 EN1 A2 B2 EN2 A2 B2 EN2 总线 当某个三态门的控制端为1时，该逻辑门的输入数据经反相后送至总线。 为保证数据传送的正确性，任意时刻，n个三态门的控制端只能有一个为1，其余均为0，即只允许一个数据端与总线接通，其余均断开，以便实现 n 个数据的分时传送。 EN=1时: G1工作，G2处于高阻状态，数据D1被送至总线； EN=0时:G2工作，G1处于高阻状态，总线上的数据被送到数据端D2。 G1 EN G2 总线 D1 D2 数据分时双向传送: 例：用两种不同控制输入的三态门可构成双向总线。 三态门的重要用途就是使多个发送信号的部件可以共用总线传输数据。 实际的系统中，总线是由多条传输线组成，可以并行传送多位信号，每一输出端应通过一个三态门与一条传输线相连接。 在比较复杂的系统中，三态门是一种扩展逻辑功能的输出级，也是一种控制开关。 第四节 ECL门电路 ECL（Emitter Coupled Logic）门电路是一种新型高速逻辑电路，内部采用高速电流开关型电路，内部放大器工作在放大区或截止区，从根本上克服了因饱和而产生的存储电荷对速度的影响。ECL门电路是目前各类集成电路中速度最快的电路。 ECL门的核心电路是电流开关电路。电流开关电路实际上是一个差分放大器。 -VEE(-5V) Re 500Ω Rc2 135Ω Rc1 120Ω Vi VR -1.2V VO1 VO2 T1 T2 设: VR=－1.2V；α=0.95 ViL=－1.6V；ViH=－0.8V; ① 当Vi=ViL=－1.6V时, 由于VR=－1.2V，所以T2导通，T1截止。 Ve=VR－0.7=－1.9V 流过Re的电流为： Ie=〔－1.9 －(－5)〕/ 0.5 = 6.2mA 该电流全部流过T2管的集电极，VO2为： VO2= 0－αIeRC2≈ －0.8V 显然,T2工作在放大区。由于T1截止，所以 VO1=0V -VEE(-5V) Re 500Ω Rc2 135Ω Rc1 120Ω Vi VR -1.2V VO1 VO2 T1 T2 -1.6V -0.8V -0.8V 0V -0.8V 0V Ve ② 当Vi=ViH =－0.8V时： 由于VR=－1.2V， 所以T1导通，T2截止。 Ve= (－0.8 )－0.7=－1.5V 流过Re的电流为： Ie=〔－1.5－(－5)〕/ 0.5 = 7mA 该电流全部流过T1管的集电极，VO1为： VO1= 0－αIeRC1≈ －0.8V 显然,