数字电路与逻辑设计 第6章异步和寄存器.pptVIP

例：分析下图所示的时序逻辑电路，试画出其状态图和在CP脉冲作用下QD、QC、QB、QA的波形，并指出计数器的模是多少？ 用集成计数器构成任意进制计数器小结： N M 的实现方法： 中规模计数器的级联 级联后的中规模计数器同样可以通过复位或者预置来改变整个计数器的模值。 有两种基本的做法： a、一种是将级联后的计数器看成是一个整体，直接通过预置或者复位来改变计数模值。 b、另一种是将单片的计数器先通过预置或复位到达一定的模值，级联后的计数器的模值等于被级联计数器模值的乘积。只有级联后计数器的模值可以被分解为几个整数的乘积时，才可以用第二种方法。 3、双时钟4位二进制同步可逆计数器 74LS193 3、双时钟4位二进制同步可逆计数器 74LS193 4. 异步十进制计数器——74xx290 异步计数器相关连接 74xx290的功能表 这样，在存数指令的作用下，将输入信号的数码DI存入到D触发器中。 这样寄存器只用来存放数码，一般仅具有接收数码，保持并清除原有数码等功能，电路结构和工作原理都比较简单。 一个多位的数码寄存器，可以看作是多个触发器的并行使用。 移位寄存器的逻辑功能： 既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动 移位寄存器的应用 A 、 串行转换成并行 （5单位信息的串—并转换电路） 组成：由两部分: 5位右移移位寄存器, 5个与门组成的并行读出电路. 5单位信息：是由5位二进制数码组成一个信 息的代码。 并行读出脉冲必须在经过5个移存脉冲后出 现，并且和移存脉冲出现的时间错开。  74LS194的功能表 按移存规律构成的任意模值计数分频器称为移存型计数器。常用的移存型计数器有 环形计数器和扭环计数器。 移位寄存器构成的同步移位计数器 1. 环形计数器 移位寄存器构成的移位计数器 1. 环形计数器 2．扭环形计数器 为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。 移位寄存器构成的移位计数器 3．移位计数器的设计 移位计数器必定存在非工作循环 例6-12：应用4位移位寄存器74195 ， 实现模12同步计数。 本章小结 本章重点难点 B 并行转换为串行（输入是并行，输出是串行）  组成： 右移移位寄存器和输入电路 分析：由于是D触发器，有Qn+1=D 由于D1=MD11=MD11，D2=…… 因此在移存脉冲作用下，状态转移方程为： Q1n+1=MD11， Q2n+1=MD12 + Q1n Q3n+1=MD13 + Q2n， Q4n+1=MD14 + Q3n Q5n+1=MD15 + Q4n 工作时: (1) RD首先清零，使所有触发器置0。 (2)当并行取样脉冲M=1时，在第一个移存脉冲 CP的作用下，输入信号D11~D15并行存入 到各级触发器中。 (3)存入以后并行取样脉冲M=0，在移存的脉冲 CP的作用下，实行右移移存功能，从Q5端输 出串行数码。 假设 输入的5位数码为11001（Q1…Q5）， 第二组为10101。 5单位数码并—串行转换状态转移表 （并入） 1 0 1 0 1 6 1 0 0 0 0 5 1 1 0 0 0 4 0 1 1 0 0 3 串行输出 0 0 1 1 0 2 （并入） 1 0 0 1 1 1 0 0 0 0 0 0 Q5 Q4 Q3 Q2 Q1 序号 M=1 M=1 M=0 波形： RD CP 并行 取样 Q1 Q2 Q3 Q4 Q5 1 1 0 0 1 0 0 0 1 1 1 2 3 4 5 6 7 8 9 10 1 0