数字电子电路第4章1要点解析.ppt

* 8线-3线优先编码器 * 3、集成3位二进制优先编码器 集成3位二进制优先编码器CT54LS148 * 集成3位二进制优先编码器CT54LS148的真值表 输入：逻辑0(低电平）有效 输出：逻辑0(低电平）有效 使能输入端 EI为使能输入端，低电平有效。Eo为使能输出端，通常接至低位芯片的端。 EI和Eo配合可以实现多级编码器之间的优先级别的控制。S为扩展输出端，是控制标志。 S ＝0表示是编码输出； S ＝1表示不是编码输出。 * 编码器应用举例： 利用两片优先编码器CT54LS148构成编码键盘电路。 * * * * 1、半加器 能对两个1位二进制数相加求和及进位的逻辑电路称为半加器。 加数 本位的和 向高位的进位 0 1 1 0 0 0 0 1 * 2、全加器 对两个1位二进制数相加并考虑低位进位，求和及进位的逻辑电路称为全加器。 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 * 全加器的逻辑符号 * 用与非门和异或门实现全加器 全加器的实现可以有多种形式. * 用与门和或门实现全加器 * 用与或非门及少量非门实现的全加器 * 双1位全加器ＣＴ５４ＬＳ１８３逻辑引脚图 14 13 12 11 10 9 8 1 2 3 4 5 6 7 CT54LS183 VCC 2Ai 2Bi 2Ci-1 2Ci 2Si 1Ai 1Bi 1Ci-1 1Ci 1Si GND * 实现多位二进制数相加的电路称为加法器。 例：实现4位二进制加法 4.4.1 多位二进制数加法器——四位二进制数加法器 4.4 集成全加器 B3 B2 B1 B0 A3 A2 A1 A0 + S3 S2 S1 S0 C3 * 串行进位加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：进位信号是由低位向高位逐级传递的，速度不高。 * 四位集成全加器逻辑符号 * 1、多位二进制减法器 2、原码、反码和补码 原码就是自然二进制码。 二进制中正数的原码、反码和补码都相同；二进制中负数的反码就是将原码中的各位取反，补码就是反码加1。 1、由加补码完成减法运算 page71 （-x）的补码除了可以用 模-x 得到，也可以通过原码各位取反加1得到。 4.4.1 4位二进制数加法器应用 * 3、由四位集成全加器构成四位减法器 被减数 “1” 减数 1 1 1 1 * 十进制加法器可由BCD码(二--十进制码)来设计，它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现，该校正逻辑可将二进制的“和”改变成所要求的十进制格式。 2、 十进制加法器 4位二进制全加器构成1位十进制加法器 * A+B 9 A=0011 ,B=0010 0 0 1 1 + 0 0 1 0 0 0 1 0 1 二进制加法 十进制加法（BCD编码） 9<A+B<18 A=0101 ,B=0110 0 1 0 1 + 0 1 1 0 0 1 0 1 1 二进制加法 十进制加法（BCD编码） A=1000 ,B=1001 1 0 0 0 + 1 0 0 1 1 0 0 0 1 二进制加法 十进制加法（BCD编码） 0 0 1 1 + 0 0 1 0 0 0 1 0 1 0 1 0 1 + 0 1 1 0 1 0 0 0 1 5 + 6 1 1 1 0 0 0 + 1 0 0 0 1 0 1 1 1 8 + 9 1 7 自然四位二进制数加法结果 十进制加法运算结果（BCD编码） 结果相同！ <=9 <=9 >9 >9 加6修正！ * 采用二进制加法器进行十进制加法运算时，在二数相加的和数小于等于9时，十进制运算的结果是正确的；而当相加的和数大于9时，结果不正确，必须加6修正后才能得出正确的结果。这是因为，BCD码加法运算逢十进一，而4位二进制加法运算是逢十六才进一。 ? 问题： 1） 2)和的运算结果 * 自然四位二进制数加法结果>9 BCD编码加法运算结果>9 加法器进位条件 * 自然四位二进制数加法结果>9 BCD编码加法运算结果>9