数字电子技术第6章半导体存储器和可编程逻辑器件_7989_5064_20141218231111要点解析.pptVIP

二、CPLD编程简介 编程过程（Download或Configure）：将编程数据写入这些单元的过程。 用户在开发软件中输入设计及要求。 检查、分析和优化。完成对电路的划分、布局和布线 编程的实现：由可编程器件的开发软件自动生成的。 生成编程数据文件 写入CPLD 计算机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和编程命令，通过五线编程电缆接口与CPLD连接。 将电缆接到计算机的并行口，通过编程软件发出编程命令，将编程数据文件（*JED）中的数据转换成串行数据送入芯片。 编程条件 （1）专用编程电缆；（2）微机；（2）CPLD编程软件。 将多个CPLD器件以串行的方式连接起来，一次完成多个器件的编程。这种连接方式称为菊花链连接。 多个CPLD器件串行编程 前面讨论的可编程逻辑器件基本组成部分是与阵列、或阵列和输出电路。再加上触发器则可实现时序电路。 FPGA（Field Programmable Gate Array）不像PLD那样受结构的限制，它可以靠门与门的连接来实现任何复杂的逻辑电路，更适合实现多级逻辑功能。 6.2.5 现场可编程门阵列FPGA 一、现场可编程门阵列FPGA结构 FPGA的编程单元是基于静态存储器（SRAM）结构，从理论上讲，具有无限次重复编程的能力。 下面介绍XILINX公司的XC4000E系列芯片，见下图： 可配置逻辑 模块CLB 输入/输出 模块I/OB 可编程连 线PI 编程开关 矩阵PSM 二、现场可编程门阵列FPGA的特点 （一）SRAM结构：可以无限次编程，但它属于易失性元件，掉电后芯片内信息丢失。通电之后，要为FPGA重新配置逻辑，FPGA配置方式有七种。 （二）内部连线结构：HDPLD的信号汇总于编程内连矩阵，然后分配到各个宏单元。它的信号通路固定，系统速度可以预测。而FPGA的内连线是分布在CLB周围，而且编程的种类和编程点很多，布线相当灵活，其在系统速度方面低于HDPLD的速度。 （三）芯片逻辑利用率：由于FPGA的CLB规模小，可分为两个独立的电路，又有丰富的连线，所以系统综合时可进行充分的优化，以达到逻辑最高的利用。 （四）芯片功耗：高密度可编程逻辑器件HDPLD的功耗一般在0.5～2.5W之间，而FPGA芯片功耗0.25～5mW之间，静态时几乎没有功耗，所以称FPGA为零功耗器件。 * * 。 * 此处说明电压电流等为什麽用相量形式. * 图中看出，谐波次数越高，幅值分量越小，对原波形的贡献越小，所以在一定条件下可忽略高次谐波。 * 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 三态输出缓冲器 输出恒等于0的与门 输出为1的与门 输入缓冲器 (3)简单的PROM电路图，右图是左图的简化形式。 实现的函数为： 固定连接点 （与） 编程连接点 （或） 3.PLD的分类 PROM PLA PAL GAL 低密度可编程逻辑器件 （LDPLD） EPLD CPLD FPGA 高密度可编程逻辑器件 （HDPLD） 可编程逻辑器件 （PLD） (1)按集成密度划分为 (2)按结构特点划分 简单PLD (PAL，GAL) 复杂的可编程器件(CPLD) : CPLD的代表芯片如：Altera的MAX系列 现场可编程门阵列(FPGA) PLD中的三种与、或阵列 与阵列、或阵列均可编程(PLA) 与阵列固定，或阵 列可编程(PROM) 与阵列可编程，或阵列固定(PAL和GAL等) (3)按PLD中的与、或阵列是否编程分 （4）PLD 实现组合逻辑电路 例1 由PLA构成的逻辑电路如图所示，试写出该电路的逻辑表达式，并确定其逻辑功能。 写出该电路的逻辑表达式： AnBnCn AnBn AnCn BnCn 全加器 AnBnCn AnBnCn AnBnCn 例2 试写出该电路的逻辑表达式。 用PLD实现逻辑电路的方法与过程 用可编程逻辑器件设计电路需要相应的开发软件平台和编程器，可编程逻辑器件开发软件和相应的编程器多种多样。 可编程逻辑器件设计电路过程如下图所示。 电 路方 设案 计 设 计 输 入 优 化 电 路 选 择 器 件 编 程 器时 件序 功检 能查 特别是一些较高级的软件平台，一个系统除了方案设计和输入电路外，其它功能都可用编程软件自动完成。 从组合电路角度来看: 例3：试用适当容量的PROM实现两个两位二进制数比较的比较器。 （1）两个两位二进制数分别为A1A0和B1B0，当A1A0大于B1B0时，F1＝1， A1A0等于B1B0时