东北大学单片机第九章附加分析报告.ppt

* * 第十二章 单片机常见串行通讯总线及接口 12.1 串行通讯总线概述 12.2 I2C总线 ① 每个器件都有一个唯一的地址，而且可以是单接收的器（例如：LCD驱动器）或者可以接收也可以发送的器件（例如：存储器）。 ②发送器或接收器可以在主模式或从模式下操作，这取决于芯片是否必须启动数据的传输还是仅仅被寻址。 ③ I2C是一个多主总线，即它可以由多个连接的器件控制。 基本的I2C总线规范于20年前发布，其数据传输速率最高为100Kbits/s，采用7位寻址。 (最多可挂128个外设). 增强I2C总线为快速模式（400Kbits/s）和10位寻址以满足更高速度和更大寻址空间的需求。 最近还增加了高速模式，其速度可达3.4Mbits/s。 微机 液晶驱动器 静态RAM 门阵列 A/D，D/A 微机 SDA SCL 12.2.1 I2C总线协议及通讯时序 1. I2C总线硬件结构 I2C串行总线有两根信号线： 一根双向的数据线SDA；另一根是时钟线SCL。 串行数据线SDA ,串行时钟线SCL都是双向的。 SDA SCL Vcc 设备与总线的接口电路 为了避免总线信号的混乱，要求各设备连接到总线的输出端必须是开漏输出或集电极开路输出的结构。 总线空闲时，因各设备都是开漏输出，上拉电阻RP使SDA和SCL线都保持高电平。 任一设备输出的低电平都使相应的总线信号线变低，也 就是说各设备的SDA是“与”关系，SCL也是“与”关系。 I2C 的运行机制： 总线的运行（数据传输）由主机控制。所谓主机即启动数据的传送（发出启动信号），发出时钟信号，传送结束时发出停止信号， I2C总线上允许连接多个微处理器及各种外围设备，如存储器、LED及LCD驱动器、A/D及D/A转换器等。 任一时刻总线只能有由某一台主机控制, 一个微处理器应该在总线空闲时发启动数据. 开始 停止 I2C数据传输 SCL保持“高”，SDA由“高”变为“低”时为开始条件； SCL保持“高”，SDA由“低”变为“高”是为停止条件。 开始和停止条件由主控器产生。 SDA线上的数据在时钟“高”期间必须是稳定的. 只有当SCL线上的时钟信号为低时，数据线上的“高”或“低”状态才可以改变。 总线数据传送顺序 超始位 被控接收器地址 R/W 应答位 数据 应答位 、、、、 停止位 3．仲裁和时钟发生 同步 SCL 线被有最长低电平周期的器件保持低电平。 低电平周期短的器件会进入高电平的等待状态。 两个主机的仲裁过程 仲裁 当SCL 线是高电平时，仲裁在SDA 线发生：这样，在其他主机发送低电平时，发送高电平的主机将断开它的数据输出级，因为总线上的电平与它自己的电平不相同。 由于I2C 总线的控制只由地址或主机码以及竞争主机发送的数据决定，没有中央主机，总线也没有任何定制的优先权 . 从机不被卷入仲裁过程. 11.2.3 I/O口模拟I2C通讯时序的接口设计及通讯程序实例 现在带有I2C接口的从器件越来越多，诸如EEPROM，时钟芯片，语音芯片，显示芯片等，但有很多单片机不具有专用的I2C接口功能，为了不影响整个系统的实现，我们通常的办法是采用单片机的I/O口模拟I2C总线时序，已达到和一些器件进行I2C通讯的目的。下面介绍51单片机模拟I2C总线的C语言实现. EEPROM为ATMEL公司的AT24C01A。 单片机为ATMEL公司的AT89C51。 ．源程序 #include reg51.h #include intrins.h #define uchar unsigned char #define uint unsigned int #define AddWr 0xa0 /*器件地址选择及写标志 R/W = 0*/ #define AddRd 0xa1 /*器件地址选择及读标志 R/W = 1*/ #define Hidden 0x0e /*显示器的消隐码*/ #define Error 0x01 /* 0000 0001 */ #define Right 0x02 /* 0000 0010 */ /*有关全局变量*/ uchar AckStatus; sbit Sda= P3^7; /*串行数据*/ sbit Scl= P3^6; /*串行时钟*/ sbit WP= P3^5; /*硬件写保护*/ void mDelay(uchar j) { uint i; for(;j0;j--) { for(i=0;i125;i--) {;}} } /*发送起始条件*/ void St