1-EDA技术概述教程讲解.pptVIP

§1.4.3 SoC设计方法 基于IP模块的SoC设计：嵌入式设计方法中大量采用知识产权IP模块的复用，就是基于IP模块的SoC设计方法： IP模块设计 IP模块设计 IP模型生成 含时序的全功能 指令集、体系结构 总线功能 时序模型 测试模型 平面物理模型 IP模型层次 电规则模型 设计修正 周期精度的全功能 功能设计 详细时序设计 物理设计 系统芯片软件设计 IP模块集成 §1.4.3 SoC设计方法 SoC的实现：微电子制造工艺的进步为SoC的实现提供了硬件基础，微电子技术的近期发展成果又为SoC的实现提供了多种途径，而EDA软件技术的提高则为SoC的实现创造了必要的开发平台。 在EDA平台设计→网表文件→半导体制造厂流片→SoC芯片； 在EDA平台设计→下载到FPGA→SoC芯片。 所以，SoC设计是以IP核为基础，以硬件描述语言HDL为主要设计手段，借助于计算机为平台的EDA工具而进行的。 §1.5 硬件描述语言HDL (Hardware Description Language) 1. HDL出现背景 一种硬件描述语言（hardware description language），广义地说，描述电子实体的语言：逻辑图，电路图。 大规模电路的出现: 逻辑图、布尔方程不太适用，需要在更高层次上描述系统。 出现多种HDL语言，为便于信息交换和维护，出现工业标准。 2. 常用的硬件描述语言 VHDL：作为IEEE的工业标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件描述语言。 Verilog HDL：支持的EDA工具较多，适用于RTL级和门电路级的描述，其综合过程较VHDL稍简单，但其在高级描述方面不如VHDL。 有专家认为，VHDL与Verilog语言将承担几乎全部的数字系统设计任务。 ABEL-HDL：一种支持各种不同输入方式的HDL，被广泛用于各种可编程逻辑器件的逻辑功能设计，由于其语言描述的独立性，因而适用于各种不同规模的可编程器件的设计。 2. 常用的硬件描述语言 SystemVerilog：在Verilog-2001的基础上做了扩展，将Verilog语言推向了系统级空间和验证级空间，极大地改进了高密度、基于IP的、总线敏感的芯片设计效率。SystemVerilog主要定位于集成电路的实现和验证流程，并为系统级设计流程提供了强大的链接能力。 System C：是C++语言的硬件描述扩展，主要用于电子系统级的建模与验证。System C源代码可以使用任何标准C++编译环境进行编译，生成可执行文件；运行可执行文件，可生成VCD格式的波形文件。 后两种HDL语言还处于完善过程中。 VHDL是Very High Speed Integrated Circuit Hardware Description Language 的缩写。 产生 美国国防部电子系统项目有众多的承包公司，各公司使用各自的设计语言，造成信息交换困难和设计维护困难。 为了解决这个问题，降低开发费用，避免重复设计，美国国防部为他们的超高速集成电路计划VHSIC(very high speed integrated circuit)提出了一种硬件描述语言VHDL，这个任务交给了TI公司、IBM公司和Intermetrics公司。 1981年6月，由美国政府牵头成立了VHDL工作小组。1984年，形成第一个版本。 3. VHDL硬件描述语言的产生及发展 1987年12月，VHDL被IEEE(The Institute of Electrical and Electronics Engineers) 和美国国防部确认为标准硬件描述语言，即IEEE-STD-1076-1987。 1993年被更新为IEEE-STD-1164-1993，目前已被广泛应用。 1995年我国技术监督局制定的《CAD通用技术规范》推荐VHDL作为我国电子设计自动化硬件描述语言的国家标准。至此，VHDL在我国迅速普及，现在已成为从事硬件电路设计开发人员所必须掌握 的一门 技术。 (1) 强大的功能和灵活性 VHDL具有功能强大的语言结构，可以用简洁明确的程序来描述复杂的逻辑控制；具有多层次的设计描述功能，支持设计库和可重复使用的元件生成；支持阶层设计和提供模块设计的创建。VHDL还支持同步电路、异步电路和随机电路的设计，这是其它HDL所不能比拟的。 (2) 独立于器件的设计 设计人员采用VHDL进行硬件电路设计时，不必考虑完成此项设计需要选择什么逻辑器件；如需对设计进行资源利用和性能方面优化，也