Lec3FIRDigitalFilters(实时信号处理系统)概述.pptVIP

slide # 实时信号处理系统设计与实现 王明全 wmingquan@ 2014 第3章 FIR 数字滤波器 讲授内容安排 1.数字滤波器和FIR理论 转置结构FIR滤波器 FIR滤波器的对称性 线性相位FIR滤波器 2.FIR滤波器设计 直接窗函数设计法 等纹波设计法 3.常系数FIR滤波器设计 直接FIR设计 转置结构FIR滤波器 用分布式算法设计FIR滤波器 IP核FIR滤波器设计 基于DA和基于RAG的FIR滤波器比较 I. 数字滤波器和FIR理论 数字滤波器（1） 线性时不变滤波器（Linear Time-Invariant，LTI） 有限脉冲响应滤波器（Finite Impulse Response, FIR） 采样数量有限，滤波器在每个采样时刻进行有限次卷积 无限脉冲响应滤波器（Infinite Impulse Response, IIR） 滤波器在每个采样时刻进行无限次卷积 数字滤波器（2） 模拟滤波器 利用微分方程和Laplace变换进行建模与分析 利用RLC元件和运算放大器实现 可以用作IIR滤波器设计的原型 数字滤波器 是数字信号处理的主要组成部分 正在逐渐替代模拟滤波器 IIR滤波器以模拟滤波器为原型进行设计，FIR滤波器直接用数字方法进行设计 FIR滤波器理论（1） 对于输入时间序列x[n]，常系数L阶FIR滤波器的输出y[n]为 为滤波器的系数，对应FIR滤波器的脉冲响应。 用 Z 域表示 F(z)是FIR滤波器的传递函数 直接形式FIR滤波器结构 关键路径： TA ：加法器的延迟，TM ：乘法器的延迟 关键路径延迟：1 TM + (M-1) TA 面积： M-1 个寄存器，M 个乘法器，M-1 个加法器 迟滞： 迟滞为x(0)和y(0), x(1)和y(1),……之间的时钟周期数。 0 时钟周期迟滞。 运算复杂度： M 次乘法/采样数 + M-1次加法/采样数 FIR滤波器理论（2） FIR滤波器仅有零点存在，系统稳定 多项式F(z)的根确定零点 CIC滤波器（Cascade Integrator Comb Filter，级联积分梳状滤波器 ）具有递归性，但递归部分产生的极点被非递归部分抵消，只有零点。 非递归实现滤波器均为FIR滤波器，但递归实现滤波器可以是FIR滤波器，也可以是I IR滤波器。 转置结构FIR滤波器 转置结构 FIR 滤波器是FIR滤波器的常见实现方式，结构上具有如下优点： 不需要给输入x[n]提供额外的移位寄存器； 不需要为了获得高流量而在乘积的加法器树中加入流水线 不改变系统功能 构造方法——利用信号流图反转，是直接形式FIR滤波器的一种变形： 将输入和输出互换； 颠倒信号流的方向； 用分支（fork）替换加法器，反之亦然。 转置结构FIR滤波器结构 采用信号流图反转来缩短关键路径长度 ? 转置结构 关键路径延迟： 1 TM + 1 TA 面积： M-1个寄存器，M个乘法器，M-1个加法器 迟滞: 0 时钟周期迟滞 运算复杂度： M 次乘法/采样数 + M-1次加法/采样数 缺点： 寄存器的大小取决于量化机制 x(n)的扇出太多 FIR滤波器VHDL设计（1） 举例3.1：可编程FIR滤波器 考虑线性卷积和 数据（或系数）的位宽为Bx，滤波器长度为L，对无符号SOP运算提供log2L个保护位，对有符号SOP运算提供(log2L)?1个保护位。 例如，有符号数据（或系数）的位宽为9，L = 4，则加法器的位宽为9 + 9 + log24 ? 1=19. FIR滤波器VHDL设计（2） - This is a generic FIR filter generator -- It uses W1 bit data/coefficients bits LIBRARY lpm; -- Using predefined packages USE lpm.lpm_components.ALL; LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_arith.ALL; USE ieee.std_logic_unsigned.ALL; ENTITY fir_gen IS ------ Interface GENERIC (W1 : INTEGER := 9; -- Input bit width W2 : INTEGER := 18;-- Multiplier bit width 2*W1