学位论文电子节拍器的设计与实现.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
学位论文电子节拍器的设计与实现

电子节拍器的设计与实现 学院: 明光桥北技术学院 班级: 姓名: 学号: 班内序号: 1、设计思想 本实验采用自顶向下设计的方法。从整体上考虑系统的功能,划分出不同 的功能模块,然后选用器件实现相应模块,反复改进、反复实践,最终完成系统的设计。 在前期,我主要是进行各个模块的测试,分别测试完成之后,再通过顶层文件进行电路的连接,实现全部的设计。 2、总体框图 (1)系统框图 一、 故障及问题分析 1.当按键按下之后,按下一次会产生多次按下的效果。 问题分析与解决:由于抖动的原因,需要加上一个防抖的程序。 2. 速度加1加5的时钟计时时间偏小。 问题分析与解决:通过实验室多次调试解决。 3.播放自制歌曲时无法进行节拍演示。 问题分析与解决:case语句需要改进。(由于此歌曲在验收实验前一天晚上才完成没有时间改进。) 4.蜂鸣器一开始输入高低电平。 问题分析与解决:后来查阅资料和同学沟通发现应该是输入不同频率的方波信号。 5.导致数码管显示不正常。 问题分析与解决:对数码管扫描频率一开始过大,应该调整为10kHz 六、总结和结论 好人有好报----造福学弟学妹 七、源程序 顶层文件 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; ENTITY jiepaiqi IS PORT ( add : IN STD_LOGIC; sub : IN STD_LOGIC; clk : IN STD_LOGIC; clear :IN STD_LOGIC; state: IN STD_LOGIC; success:in std_logic; sw : IN STD_LOGIC; -- sw1 : IN STD_LOGIC; led1 : OUT STD_LOGIC; led2 : OUT STD_LOGIC; led3 : OUT STD_LOGIC; beeper0 : OUT STD_LOGIC; b : OUT STD_LOGIC_VECTOR(6 DOWNTO 0); cat : OUT STD_LOGIC_VECTOR(5 DOWNTO 0) ); END jiepaiqi; ARCHITECTURE a OF jiepaiqi IS COMPONENT beeper PORT( clk:in std_logic; clear:in std_logic; state:in std_logic; success:in std_logic; V1,V2,V3:in std_logic; show:out std_logic ); END COMPONENT; COMPONENT fenpinqi PORT(clk : IN STD_LOGIC; clear : IN STD_LOGIC; S : IN STD_LOGIC_VECTOR(6 DOWNTO 0); speed : OUT STD_LOGIC; ms : OUT STD_LOGIC ); END COMPONENT; COMPONENT led PORT(speed : IN STD_LOGIC; clear : IN STD_LOGIC; J : IN STD_LOGIC_VECTOR(2 DOWNTO 0); V1 : OUT STD_LOGIC; V2 : OUT STD_LOGIC; V3 : OUT STD_LOGIC ); END COMPONENT; COMPONENT pace PORT(sw : IN STD_LOGIC; clear : IN STD_LOGIC; J : OUT STD_LOGIC_VECTOR(2 DOWNTO 0) ); END COMPONENT; COMPONENT smgymq PORT(clk : IN STD_LOGIC; clear : IN STD_LOGIC; J : IN STD_LOGIC_VECTOR(2 DOWNTO 0); S : IN STD_LOGIC_VECTOR(6 DOWNTO 0); b : OUT STD_LOGIC_VECTOR(6 DOWN

文档评论(0)

海纳百川 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档