Altium第十三章摘要.pptVIP

Copyright ? 2009 Altium Limited 差分信号原理及设计规则 （1） 对交流信号，相当于120Ω电阻和82Ω电阻并联，经计算为 48.7Ω； （2） 对直流信号，两个电阻分压，信号的直流电位为： 3.3×82／(120+82)= 1.34 V。 因此等效结果在工程应用的误差允许范围内。 Copyright ? 2009 Altium Limited 差分信号原理及设计规则 差分线的一些设计规则 　在做PCB板的设计工作中，应用差分线可以很大程度上提高信号线的抗干扰性，要想设计出满足信号完整性要求的差分线，除了要使负载和信号线的阻抗相匹配外，还要在设计中尽量避免出现阻抗不匹配的情况。下面给出一些设计规则，供设计时参考: 　　 Copyright ? 2009 Altium Limited 差分信号原理及设计规则 1. 差分线对离开器件引脚后，要尽量相互靠近，以确保耦合到信号线的噪声为共模噪声。一般使用FR4介质时，50 Ω布线规则（差分线对阻抗为100Ω）时，差分线之间的距离要小于0.2 mm。 2. 信号线的长度应匹配，不然会引起信号扭曲，引起EMI问题。 3. 不要仅仅依赖软件的自动布线功能，要仔细修改以实现差分线的阻抗匹配和隔离。 　　 Copyright ? 2009 Altium Limited 差分信号原理及设计规则 4. 尽量减少使用过孔和其他一些引起阻抗不连续的因素。 5. 不要使用90°走线，可用圆弧或45°折线代替。 6. 信号线在不同的信号层时，要注意调整差分线的线宽和线距，避免因介质条件改变引起的阻抗不连续。 * Copyright ? 2009 Altium Limited 信号串扰及其消除方法 注：这根地线必须是纯粹的地。如果仅仅是在地线的两端连接到地上的话，这根地线就有较高的阻抗。为了更好的接地，这根地线上每隔1/4λ的距离，就必须加一个过孔接到地层，其中：λ为信号线上最高频率信号的波长。 Copyright ? 2009 Altium Limited 信号串扰及其消除方法 感性串扰 　如下图所示，感性串扰可以看成信号在一个不希望有的寄生变压器初次级之间的耦合，其中：变压器的绕组为电路板上信号电流环路。 i1 I2 感性串扰 等效变压器 感性串扰产生原理 信号串扰及其消除方法 如下第一、二个图所示，这个环路可能是由于布线时的疏忽而产生的人为环路，也可能是信号的自然回路形成的。如下第三个图所示，可以消除人为原因产生的环路。 信号串扰及其消除方法 感性串扰的大小取决于两个环路的靠近程度和环路面积的大小，及 所影响的负载的阻抗。两个信号环路靠得越近，环路面积越大，串 扰也越大。在负载端的感性串扰信号的大小与容性串扰一样，随着 负载阻抗的增大而增大。 环路的电感量与环路的面积成正比。如感性串扰产生原理所示，当 两个信号环路相互作用时，其中一个有初级LP，另一个有次级电 感LS。 信号串扰及其消除方法 如下图第一个所示，并不是专门将信号线设计成变压器。但是，这 是一种有害的寄生效应，使信号相互干扰。如下图第二个所示，当 两个信号线的一部分回路重合时，环路就产生相当于自耦变压器的 效应。如下图第三个所示，保证每个信号都有独立的回路，可以消 除由此引起的干扰。 信号串扰及其消除方法 信号串扰及其消除方法 感性串扰来源于下面两种途径： 1.若为人为环路引起，则消除这个环路，困难在于很难找出这个环路。 2.若由信号和信号的自然回路构成的环路所引起的，则不能消除该环路，可以通过减少负载阻抗的方法来减小串扰。 信号串扰及其消除方法 如下图所示，为次级环路简化原理图。 ZS为环路固有阻抗，IS是环路电流，环路阻抗越大，产生的电压降就越大。在没有端接的信号线上，大的阻抗就在其间的输入端，而输入端是最不希望有较大噪声的。所以，在输入端（即：信号线的末端）端接，可以大大减小噪声。通常端接电阻RT的范围在30Ω~150Ω，这将使负载阻抗降低至少两个数量级，相应的串扰噪声也降低。但是降低多少还得看ZS的大小。尽管ZS的大小很难估计，但负载阻抗能下降两个数量级，一定会有不小的作用。 信号串扰及其消除方法 Copyright ? 2009 Altium Limited 信号串扰及其消除方法 抑制串扰的方法 下面给出抑制串扰的方法，抑制串扰的主要策略包括： 1．由于容性串扰和感性串扰的大小均随负载阻抗的增大而增大，所以应对由串扰引起的干扰敏感的信号线进行合理的端接。 2．增大信号间的距离，可以有效地减小容性串扰。 Copyright ? 2009 Altium Limited 信号串扰及其消除方法 3．在相邻信号线间插入一根地线，