第八章可编程逻辑器件重点分析.pptVIP

2、PLD中与阵列和或阵列的逻辑表示 与阵列的表示。 图 (c)是烧断3个熔丝的情况，图 (d)是图 (c)的PLD表示。 或阵列的表示 ①输入缓冲器和反馈缓冲器 ②输出极性可编程的异或门 在PLD中为了实现输出极性可编程，常采用图 (a)所示的异或门结构。 图 (b)是编程后熔丝保留，输出极性编程为高有效。 ③地址选择可编程的数据选择器 地址选择可编程的数据选择器如图所示。 ④可编程数据分配器的逻辑表示 可编程逻辑分配器如图所示。 ⑤激励方式可编程的时序记忆单元的PLD表示 ⑥双向输入/输出和反馈输入的逻辑表示 由于各阵列交叉点全打有×，所以n+1号与门输出为逻辑“0”，三态输出缓冲器禁止，其输出为高阻。 逻辑阵列的PLD表示法应用举例 二位串行进位加法器的原理框图如图(a)所示。 早期FPLA 中触发器需要外加，后期FPLA 中将触发器也集成在一个芯片内。 用FPLA 实现具有7段显示输出的8421BCD码同步计数器。 二、用FPLA实现时序逻辑电路 8.2.2 FPLA的应用 8.3 可编程阵列逻辑PAL 8.3.1 PAL的门阵列结构 8.3.2 PAL的输出与反馈结构 容量：2?4?2 容量的表示与PLA相同 8.3.1 PAL的门阵列结构 例：用3?6?3PAL实现下列函数。 8.3.1 PAL的门阵列结构 8.3.2 PAL的输出与反馈结构 一、专用输出结构（基本组合输出结构） 适用于组合电路 具有互补输出的专用输出结构 8.3.2 PAL的输出与反馈结构 二、可编程输入/输出结构 8.3.2 PAL的输出与反馈结构 8.3.2 PAL的输出与反馈结构 三、寄存器输出结构 8.3.2 PAL的输出与反馈结构 8.3.2 PAL的输出与反馈结构 带异或的寄存器输出结构 8.3.2 PAL的输出与反馈结构 8.3.2 PAL的输出与反馈结构 四、运算选通反馈结构 8.3.2 PAL的输出与反馈结构 8.4 通用阵列逻辑GAL GAL的输出结构是用户可以定义的。就是说用户可以通过编程得到所需的输出结构，GAL采用了 E2CMOS工艺，数秒之内即可完成芯片的擦除和编程过程，并可以反复改写。 8.4.1 GAL器件的分类和主要参数 8.4.2 GAL器件的基本结构 8.4.3 输出逻辑宏单元（OLMC） GAL分为两大类： 一类是普通型，它的与、或结构与PAL相似，如GAL16V8，GAL20V8等。 另一类为新型，其与、或阵列均可编程，与PLA相似，主要有GAL39V8。 8.4.1 GAL器件的分类和主要参数 64×32 12 16 90 20,25 24 ispGAL16Z8 在线可编程型 78×6432 10 21 150 30,35 24 GAL6001 FPLA型 80×10 10 20 100 12,15,20,30 24 GAL20RA10 异步型 122×52 12 26 130 15,20 28 GAL26CV12 132×44 10 22 130 10,15,25 24 GAL22V10 96×36 10 18 115 15,20 20 GAL18V10 通用型 64×40 8 20 115 7,5,10 24 GAL20V8B 64×32 8 16 115 7,5,10 20 GAL16V8B 64×40 8 20 55,90,115 15,25,20,10 24 GAL20V8A 64×32 8 16 55,90,115 15,25,20,10 20 GAL16V8A 64×40 8 20 45,90 15,25,35 24 GAL20V8 64×32 8 16 45,90 15,25,35 20 GAL16V8 普通型 阵列规模 最多可用输出数 最多可用输入数 电源电流Icc(mA) 最大传输时延(ns) 引脚数 器件类型 主要参数 8.4.1 GAL器件的分类和主要参数 8.4.2 GAL器件的基本结构 8.4.2 GAL器件的基本结构 组成: ? 8个输入缓冲器 ? 8个输出/反馈缓冲器 ? 8个三态输出缓冲器 ? 8个输出逻辑宏单元 ? 1个时钟输入CLK 缓冲器 ? 1个输出使能缓冲器 ① 1个可编程的与阵列 GAL16V8 8.4.2 GAL器件的基本结构