基于IP核的DDS和FIR滤波器设计重点.doc

一、实验名称 基于IP核的DDS和FIR滤波器设计 二、实验目的和要求 目的要求： 掌握IP核的设计方法。 掌握和理解DDS的原理和波形产生方法。 理解掌握FIR滤波器设计方法。 掌握用VHDL硬件语言进行顶层文件设计。 掌握用Modelsim 进行仿真操作。 三、实验内容和原理 DDS的原理 DDS称为直接数字频率合成器（DDFS）DDS的基本原理是利用采样定理，根据相位间隔对正弦信号进行取样、量化、编码，然后储存在EPROM中构成一个正弦查询表由参考时钟、相位累加器、正弦查询表和DA转换器组成，如图3-1所示。 图3-1 直接数字频率合成器原理框图 相位累加器由N位加法器与N位累加寄存器级联构成，3-2所示。针对时钟脉冲Fc，N位加法器将频率控制数据K与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加器的输入端。累加器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端，以使加法器在下一时钟的作用下继续与频率控制数据K相加；另一方面把相加后的果形成正弦查询表的地址,取出表中与该相位对应的单元中的幅度量化正弦函数值，D/A转换器，D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。 图3-2 相位累加器原理框图 相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位。当相位累加器加满量时就会产