（参考）基于ISE时序约束.docVIP

ISE时序约束笔记1——Global Timing Constraints 1 ISE时序约束笔记2——Global Timing Constraints 3 ISE时序约束笔记3——Global Timing Constraints 5 ISE时序约束笔记4——Global Timing Constraints 7 ISE时序约束笔记5——Timing Groups and OFFSET Constraints 8 ISE时序约束笔记6——Timing Groups and OFFSET Constraints 10 ISE时序约束笔记7——Path-Specific Timing Constraints 13 ISE时序约束笔记8——Achieving Timing Closure 17 一、全局约束 时序约束和你的工程 执行工具不会试图寻找达到最快速的布局布线路径。——取而代之的是，执行工具会努力达到你所期望的性能要求。 性能要求和时序约束相关——时许约束通过将逻辑元件放置的更近一些以缩短布线资源从而改善设计性能。 没有时序约束的例子 该工程没有时序约束和管脚分配 ——注意它的管脚和放置，与管脚距离较远 ——该设计的系统时钟频率能够跑到50M 时序约束的例子 和上面是相同的一个设计，但是加入了3个全局时序约束。 ——它最高能跑到60M的系统时钟频率