第六章任意进制计数器的构成寄存器要点分析.pptVIP

四、任意进制计数器的构成方法 1. MN的情况 a. 置零法： 注：由于清零信号随着计数器被清零而立即消失，其持续的时间很短，有时触发器可能来不及动作（复位），清零信号已经过时，导致电路误动作，故置零法的电路工作可靠性低。为了改善电路的性能，在清零信号产生端和清零信号输入端之间接一基本RS触发器，如图所示。 b. 置数法： 【例】如图所示电路是可变计数器。试分析当控制变量A为1和0时电路为几进制计数器。 【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。 【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。 【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。 【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。 小结 6.3 若干常用的时序逻辑电路 一 、寄存器（数码寄存器） 74HC175为由CMOS边沿触发器构成的4位寄存器，其逻辑电路如图所示。 2.由JK触发器构成的移位寄存器 【例】用74160实现63进制计数器。 整体置零法 进位输出 M=63，在SM=S63=0110 0011 处反馈清零。 CLK 计数输入 1 Q 0 Q 1 Q 2 Q 3 EP CLK 74160 ET R D LD C D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3 EP CLK 74160 ET R