实验二_利用MSI设计组合逻辑电路精要.docxVIP

数据科学与计算机学院 软件工程教务四班 林PAGE15 实验报告 实验二 利用MSI设计组合逻辑电路 实验内容及实验设计：1.利用3线-8线译码器74LS197实现8路数据分配器的功能： 真值表： ABCF0F1F2F3F4F5F6F7000~D11111110011~D11111101011~D11111011111~D11111001111~D11110111111~D11110111111~D11111111111~D用74LS197组成计数器，Q2Q1Q0分别连接S2S1S0。将74LS138的G1接高电平作为数据输入端，同时令~G2A = ~G2B = 0（E2，E3 = 0），S2S1S0作为地址的输入端，即可将G1送来大数据通过A2A1A0所指定的一根线反向后送出。 电路图： 预期波形：（1kHZ，前八个波形分别对应八条输出，最后为钟） 2.LU设计： 功能表： S1S0Y00AB01A+B10A异或B11~A列出真值表： S1（Q3）S2（Q2）A（Q1）B(Q0)Y00000000100010000111010000101101101011111000010011101011011011001110111110011110用74LS197组成计数器，Q3Q2Q1分别连接ABC作为S2S1S0，E接地，根据真值表的逻辑关系，两两为一组接X0~X7线 电路图： 预期波形：（1KHz，从上至下依次为，钟，Q0，Q1， Q2， Q3， Y） 3.AU设计： 功能表： S输入1输入2输出进/借位 Cn0ABA+B进位1ABA-B借位真值表： SABCCn0000000110010100111110000101111101011100方法一：门实现 用卡诺图进行化简可得： C = A异或B Cn = AB （S = 0） Cn = ~AB （S=1） 用74LS197组成计数器，Q2Q1Q0分别作为S， A，B根据逻辑关系有电路图 预期波形： 1KHz, 从上至下依次为，钟，A， B， S， C, Cn 方法二：74LS138实现 用74LS197组成计数器，Q2Q1Q0分别连接CBA，Q2为S。将74LS138的G1接高电平作为数据输入端，同时令~G2A = ~G2B = 0（E2，E3 = 0）根据真值表决定高电平的输出地址，使之成为C，Cn，的输出值 电路图 预计波形： 1KHz, 从上至下依次为，钟，A， B， S， C, Cn 方法三：两块74LS151实现 用74LS197组成计数器，Q2Q1Q0分别连接两块74LS151的CBA，一块作为C输出，一块作为Cn输出，Q2为S。根据真值表连线，使得Y输出ABC所确定地址的线路的输入。 电路图： 预期波形： 1KHz, 从上至下依次为，钟，A， B， S， C, Cn 4.ALU设计： 真值表： S2S1S0输入进/借位ABC输出进/借位功能0000000与00000100000100000011100010000001010000110000011110010000或00100110010101001011100110000011011001110100111110100001A非01000110100100010011001010010101011010110001011100110001B非0