实验2设计基本触发器.docVIP

实验二 设计基本触发器 1、基本R-S触发器 原理：R-S触发器是最基本的触发器。其功能是完成置“0”和置“1”任务，又称置“0”置“触发器。R-S触发器逻辑电路如图1所示，R-S触发器逻辑功能如表1所示。 表1 R-S触发器逻辑功能 Qn+1 0 0 Ф 0 1 0 1 0 1 1 1 Фn 图1 R-S触发器逻辑电路图 要求：用拨位开关KD1，KD2作为输入，用LED1，LED2作为输出，实现R-S触发器功能。 2、设计D触发器 原理：正边沿触发的D触发器的电路符号如图2所示。从输入输出引脚而言，它有一个数据输入端d，一个时钟输入端clk和一个数据输出端q。D触发器的真值表如表2所示。从表中可以看出：D触发器的输出端只有在正边沿脉冲过后，输入端d的数据才可以被传递到输出端q。 表2 D触发器真值表 数据输入端d 时钟输入端clk 数据输出端q X 0 不变 X 1 不变 0 0 1 ↑ 1 图2 D触发器 要求：用拨位开关KD1作为d输入，用CLK1作为时钟输入，LED1作为q输出，D触发器功能。 1、基本R-S触发器 （1）VHDL代码 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY R_S IS PORT(KD1,KD2,Q:IN STD_LOGIC; LED1,LED2:OUT STD_LOGIC); END R_S; ARCHITECTURE ART OF R_S IS SIGNAL INDATA:STD_LOGIC_VECTOR(1 DOWNTO 0); SIGNAL P1,P2:STD_LOGIC; BEGIN INDATA=NOT(KD1)NOT(KD2); PROCESS(INDATA,Q) BEGIN IF(INDATA=00)THEN P1=1;P2=1; ELSE P2=NOT(P1); END IF; CASE INDATA IS WHEN01=P1=0; WHEN10=P1=1; WHEN OTHERS=P1=Q; END CASE; LED1=P1;LED2=P2; END PROCESS; END ART; 2、设计D触发器 （1）VHDL代码 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY DET_D IS PORT(KD,Q,CLK:IN STD_LOGIC; LED:OUT STD_LOGIC); END DET_D; ARCHITECTURE ART OF DET_D IS BEGIN PROCESS(CLK,KD,Q) BEGIN IF(CLK=1OR CLK=0)THEN LED=Q; ELSIF(CLKEVENT AND CLK=1)THEN LED=KD; END IF; END PROCESS; END ART;