毕业设计答辩教程.pptVIP

Company Logo LOGO 基于FPGA的交通灯设计 学生： 学号： 专业：自动化 指导教师： 教授 毕业设计说明的结构和主要内容 第一部分 课题研究的意义及研究背景 第二部分 交通灯控制器的设计要求和分析 第三部分 交通灯控制器的设计方案 第四部分 结论 EDA技术以及可编程逻辑技术的快速发展，使得电路设计已经传统的自底向上设计变为了自顶向下设计。这种设计较之其他方案最大的特点，灵活便于操作。 FPGA的全称是现场可编程门阵列它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 VHDL语言主要描述数字系统的结构，行为，功能和接口。它具有覆盖面广、使用方便、可读性好等优点。它的缺点是设计的最终实现取决于针对目标器件的编程器，工具的不同会导致最后结果不一样。 研究的背景 研究意义 交通信号灯在人们的日常生活中，起着至关重要的作用。但是随着国民经济的快速发展，城市化建设规模的不断扩大，人们对交通信号灯在协调交通、管理交通等方面的能力，提出了更高的要求。尤其是在当今社会，城市交通拥堵，城市交通基础设施滞后，常见的交通信号灯不能很好的处理人、车、路三者之间的协调关系。因此，交通控制系统研究的意义显得尤为重要。随着通信技术、计算机技术、控制技术、信息技术等一系列高新技术的飞速发展，给交通系统的发展带来了新的曙光，也会更加方便人们的生活。 设计要求 设计采用基于FPGA来实现所要求的功能。 多种控制模式显示十字路口东西、南北两个方向的红、绿、黄灯的指示状态； 东西方向和南北方向各有组指示灯，红灯亮的时间为20S,黄灯亮的时间为5S，绿灯亮的时间为25S。三种灯亮灭的顺序为红灯、绿灯、黄灯。 特殊功能设置，东西、南北两个方向同时显示红灯 系统示意图 两相位信号灯控制时序示意图 控制时序图 交通灯控制器的设计框图 设计框图 系统顶层模块 顶层模块图 顶层模块个端口说明 Clk20M：输入端，系统输入时钟，来自于石英晶体振荡器。 Hold：输入端，功能键，为保持信号, 当Hold为1, 计数器暂停计数, 表示出现特殊情况, 各方向车辆都处于禁行状态。 Reset：输入端，功能键，是复位信号, 高电平有效, 可以实现对计数器的异步清零。 Flash：输出端，转换期间的闪烁信号； RedA：输出端，A路口显示红灯信号，高电平有效； GreenA：输出端，A路口显示绿灯信号，高电平有效； YellowA：输出端，A路口显示黄灯信号，高电平有效； RedB：输出端，B路口显示红灯信号，高电平有效； GreenB：输出端，B路口显示绿灯信号，高电平有效； YellowB：输出端，B路口显示黄灯信号，高电平有效； 主控制模块的仿真结果 仿真结果 仿真分析 在顶层设计中，RESET是复位信号，输入的时钟频率CLK是经过分频器后，变为频率为1Hz的时钟信号，周期为1s，用此时钟信号来控制整个系统的步调，与现实生活中交通灯的步调保持一致。 通过设定clkd值以及cond和conld的初值，就可以得到如上所示的仿真波形图。由仿真波形图可以看出波形是由conld初值信号触发而显示出各个状态的。紧急状态时Cond高电平信号输入时，所有交通灯都变为红灯状态（符合任务书的要求）。由仿真波形图还可以清楚的看出各时间段每个交通灯的状态，当东西方向的绿灯亮时南北方向的红灯亮，其中有黄灯闪5秒的过程，这符合我们的设计要求，也达到了我们所要的结果，从波形上看实验程序是可行的。 要得到正确的仿真波形图就必须设定合适的时间信号clkd值。如果clkd值设置的太小则交通灯状态变化得太快无法分辨，如果clk值设置得太大则交通灯状态转换缓慢，效果不明显。 总结 本设计以EDA技术为基础，确定该交通灯控制系统运行良好。从中可以看到EDA技术的发展在一定程度上是实现了软硬件相结合。设计的过程相对简单且容易修改。 本论文达到设计要求，在无急车强通的情况下，若conld为高电平，系统恢复初始化状态，若conld为低电平，系统正常，交通灯按照预定顺序循环点亮；在特殊情况下（急车通行），cond=“1”时，主干道和副干道切换状态，都变为红灯亮，直到急车通过后恢复到起始的状态后，即主干道绿灯亮，副干道红灯亮，然后按照平时规定的顺序循环点亮。 大学本科的学习生活即将结束。在此，我要感谢所有曾经教导过我的老师和关心过我的同学，他们在我成长过程中给予了我很大的帮助。本文能够顺利完成，要特别感谢我的导师赵威威老师，感谢各院系的老师的关心帮助。 最后向所有关心和帮助过我的人表示真心的感谢。 致谢 大学本科的学习生活即将结束。在此，我要感谢所有曾经教导过