第四章 CMOS数字集成电路.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 韩 良 * 4.8.2逐位进位（串行进位）加法器 1 基本结构 最终进位信号产生速度慢，因此适用于位数不多、速度要求不高的加法运算。 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 S0 S1 S2 S3 S4 S5 C-1 C0 C1 C2 C3 C4 C5 全加器 全加器 全加器 全加器 全加器 全加器 * 韩 良 * 4.8.2逐位进位（串行进位）加法器 2 提高速度措施 ①合理设计器件尺寸 ②合理设计电路结构（例如进位输入靠近输出） ③利用全加器的反相特性，省去进位反相器 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 S0 S1 S2 S3 S4 S5 C-1 C0 C1 C2 C3 C4 C5 A Ci Ci Si VDD VDD VDD B A B C A B C B VDD A B C A B C C B A A B C * 韩 良 * CI A B S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 4.8.3超前进位加法器（先行进位）  1 原理 * 韩 良 * 4.8.3超前进位加法器（先行进位）  1 原理 令：Gk Ak?Bk Pk Ak+Bk 则：Ck Ak?Bk + Ak+Bk ? Ck-1 Gk + Pk ? Ck-1 因而有：Ck Gk+Pk? Gk-1+Pk-1?Ck-2 Gk+Pk?Gk-1+Pk?Pk-1?Ck-2 Gk+Pk?Gk-1+Pk?Pk-1?Gk-2+Pk?Pk-1?Pk-2?Ck-3 …… 只与原始数据A、B、C有关 由此可见，任何一位的进位输出只与原始输入信号有关，无论位数增加多少，各位进位生成逻辑级数相同，几乎同时产生，速度快。 * 韩 良 * 4.8.3超前进位加法器（先行进位）  2 图示 * 韩 良 * 4. 8.3超前进位加法器（先行进位）  3 串并结合 位数过多时，随着位的增高器件明显增加，较高位的进位信号产生速度也会受到影响。因此，为数较多时通常采用串并结合方式。 4 位超前进位 加法器 0 C 4 C 8 C 4 1 ~ A A 1 Sum 2 Sum 3 Sum 4 Sum 5 Sum 6 Sum 7 Sum 8 Sum 4 1 ~ B B 8 5 ~ A A 8 5 ~ B B 12 C 16 C 12 9 ~ A A 9 Sum 10 Sum 11 Sum 12 Sum 13 Sum 14 Sum 15 Sum 16 Sum 12 9 ~ B B 16 13 ~ A A 16 13 ~ B B 4 位超前进位 加法器 4 位超前进位 加法器 4 位超前进位 加法器 * 韩 良 * 4.8.4进位选择加法器  1 位数均匀分组结构 * 韩 良 * 4.8.4进位选择加法器  2 位数递增分组结构 * 韩 良 * 4-8练习 设计一个3位先行进位加法器，完成A0A1A2和B0B1B2的相加得到的和（包括进位）。 （用逻辑们组成） * 韩 良 * §4.9 缓冲电路 缓冲电路在CMOS集成电路中通常起到提高抗干扰能力、提高驱动能力、提高速度、信号延迟、信号整形等作用。 * 韩 良 * 4.9.1输入缓冲 1 CMOS集成电路输入结构 在构成CMOS集成电路时，其输入单元通常都采用反相器（或三态反相器）作为输入缓冲电路。 输入缓冲 内部逻辑 * 韩 良 * 4.9.1输入缓冲 2 输入缓冲的作用 其它CMOS逻辑门因为存在MOS管的串、并联关系，使其噪声容限下降。而反相器噪声容限很容易设计为最大（VDD/2） ①提高集成电路的噪声容限（抗干扰能力） 如果需要更大的噪声容限，可以采用施密特触发器作为输入缓冲。