原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
第4章 Verilog设计初步; 主要内容;4.1 Verilog简介;Verilog语言的特点;4.2 Verilog模块的结构 ;4.2 Verilog模块的结构;1．模块（ module ）声明;图1：模块名;2．端口（Port）定义;3．信号类型声明;4.1逻辑功能定义;4.2逻辑功能定义;用always过程块描述例4.1;4.3逻辑功能定义;Verilog 模块的模板 ;【例4.5】 三人表决电路的Verilog描述--P107
VS—P149 【例6.16】
module vote(a,b,c,f); //模块名与端口列表
input a,b,c; //模块的输入端口
output f; //模块的输出端口
wire a,b,c,f; //定义信号的数据类型
assign f=(ab)|(ac)|(bc); //逻辑功能描述
Endmodule
//和|属于位运算符，分别表示按位与、按位或;4.3 Verilog基本组合电路设计 ;综合 （RTL级）;综合（门级）;【例4.8】 BCD码加法器
module add4_bcd(cout,sum,ina,inb,cin);
input cin; input[3:0] ina,inb;
output[3:0] sum; reg[3:0] sum;
output cout; reg cout;
reg[4:0] temp;
always @(ina,inb,cin) //always过程语句
begin temp=ina+inb+cin;
if(temp9) {cout,sum}=temp+6;
//两重选择的IF语句 6.4.1
else {cout,sum}=temp;
end
endmodule;4.4 Verilog基本时序电路设计 ;4.4 Verilog基本时序电路设计 ;异步清0/异步置1-P111;4.4 Verilog基本时序电路设计 ;mod12计数器;BCD码计数器与二进制码计数器的仿真波形;综合 （RTL级）;综合（门级）;参考P112例4.14 -带同步复位的4位模10BCD码计数器;模100BCD码计数器;参考P148例6.15-模100BCD码计数器;4.5 Synplify Pro综合器 ;;;;;;;;;;习 题 4
文档评论（0）