第3章A集成门电路分解.pptVIP

第三章 集成逻辑门 本章主要介绍以下内容： 晶体管的开关特性 TTL集成逻辑门 CMOS电路 触发器 内容要求 了解逻辑电路的一般特性； 了解MOS管和BJT管的开关特性； 掌握典型CMOS和TTL门的逻辑功能、外部特性、主要参数和使用方法； 了解一些特殊门电路的逻辑功能 §3.2 半导体器件的开关特性 1、二极管 正向导通，相当于开关闭合。 反向截止，相当于开关断开。 2、三极管 3、MOS管(场效应管） 场效应管与晶体管的比较 §3.3 逻辑门电路 基本的逻辑关系是与或非，一个复杂的逻辑函数是由这些基本关系组合而成的。 基本的逻辑门是与或非门，一个复杂的逻辑电路是由这些基本逻辑门连接成的。 门电路是逻辑关系的基本硬件单元。按制作工艺的不同，可分为双极型逻辑门和MOS型逻辑门。 本章主要介绍两种工艺的代表类型：TTL集成逻辑门和CMOS逻辑门。 3.3.2 TTL集成逻辑门 TTL（Transistor-Transistor-Logic）晶体管—晶体管逻辑电路. 目前，我们使用的TTL门电路和中、小规模集成电路以74 / 54系列为主，包括做实验时所使用的芯片，都是这一系列产品。 74 / 54 系列又根据功耗的大小，速度的快慢等分为几个子系列，如74SXX、 74LSXX、74ALSXX、74HXX和74FXX等等。 2、TTL与非门的几个主要参数 (1) 输出高电平VOH： 截止区对应的输出电平，典型值3.6V， 规范值≥2.4V。 输出低电平VOL： 饱和区对应的输出电平，典型值0.3V， 规范值≤0.4V。 输出高电平与低电平之间的差值愈大愈好。 (2) 开门电平VON 在保证输出为低电平的条件下，允许的输 入高电平的最小值。典型值1.5V，规范值VON ? 1.8V。 关门电平VOFF 在保证输出为高电平的条件下，允许的输 入低电平的最大值。 一般VOFF ? 0.8V 开门电平和关门电平的大小反映了与非门的抗干扰能力。 VON愈小，输入高电平的抗干扰能力愈强； VOFF愈大，输 入低电平的抗干扰能力愈强。 （3）噪声容限 表示门电路的抗干扰能力。允许叠加在工作信 号上的最大噪声幅度，称为噪声容限。噪声幅度不 超过输入电平的最小值和最大值时，不会引起电路 输出状态的变化。 噪声容限值越大，抗干扰能力越强。 输入高电平噪声容限： VNH=VOH(min)-VIH(min) 输入低电平噪声容限： VNL=VIL(max)-VOL(max) （4）扇入、扇出系数 前后级之间电流的联系。 拉电流负载 拉电流负载：负载电流从“与非门”流向外电路。  拉电流情况：当驱动门的输出为高电平时，将有电流IOH从驱动门拉出而流至负载门，当负载门的个数增多时，必将引起输出高电压的降低，但不得低于标准高电压。 灌电流负载 灌电流负载：负载电流从外电路流入“与非门” 灌电流情况：当驱动门的输出端为逻辑0，负载门产生灌电流。负载门的个数增加会引起VOL升高，因此负载门的个数不得超过一定限度。 特别提示： 逻辑门电路的数据手册中不给出扇出系数，必 须通过计算或实验得出。 设计时留有余地，保证电路或系统正常运行。 实际工程中，若IOH和IOL不相等，则NOL≠NOH 通常取二者中的最小值。 对于CMOS门电路，所带负载类型不同时，扇出 系数不同。 当负载为CMOS门时，其输入电容不 容忽视。 二、几种常用的特殊门 1、集电极开路门（OC） 逻辑功能：与非 逻辑符号： 应用：工程中，输出进行“线与”，需要接上拉电阻。 2、三态门 逻辑状态：高电平、低电平、高阻态（禁止态） 逻辑符号： 逻辑功能：当 E= 0时，输出F端处于高阻状态。 3、CMOS传输门TG 由于CMOS的漏极和源极可以互换，因此传输门的输入和输出端可以互换使用，即为双向器件。 电路符号 逻辑功能：既可用于模拟电路也可以用于数字电路。以数字电路为例： 三、抗干扰措施 1、多余输入端的处理措施 一般不让多余的输入端悬空，以防止引入干扰信号。处理 时，以不改变原逻辑功能为准。方法如下： ①并接：高速电路会增加输入电容，因此不用。 ②接地或接电源：与门、与非门接电源，或门、或非门接地。 2、