原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子技术组合逻辑
数字电子技术实验 实验二 组合逻辑电路的设计与测试 武汉理工大学华夏学院 实验目的 实验原理 设计组合电路的一般步骤 ： 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。 实验原理 实验内容 1. 设计用异或门、与门组成的半加器电路。 2. 设计一个一位全加器，要求用异或门、与门、或门组成。 3. 设计一位全加器，要求用与或非门实现。 要求按设计步骤进行，直到测试电路逻辑功能符合设计要求为止。 实验报告 实验内容 实验内容 2、用异或门、与门组成一个全加器（除了两个1位二进制数相加以外，还与低位向本位的进位数相加称为全加，所构成的电路称为全加器） 实验内容 3、用与或非门组成的全加器 实验内容 双2－2输入与或非门CC4085 1 掌握基本门电路在组合逻辑电路中的作用 2 掌握组合逻辑电路的设计方法和测试方法 1 列写实验任务的设计过程，画出设计的电路图 2 对所设计的电路进行实验测试，记录测试结果 3 写出组合电路设计体会，总结实验收获 1 0 1 0 B S 输出 1 1 0 0 C A 输入 1、用异或门、与门组成半加器（只考虑两个1位二进制数A和B 相加，不考虑低位来的进位数的相加称为半加，实现半加的电路称为半加器） 半加器真值表 S=A B C=AB S为本位的和 C为向高位送出的进位数 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 C S Ci-1 B A 输出 输入 C=(A B)Ci-1+AB S=A B Ci-1 低位 来的 进位 CC4030四异或门 74LS32四2输入或门 CC4081四2输入与门
文档评论（0）