ADF4351总结.docxVIP

ADF4351学习总结一，管脚说明CLK:串行时钟输入 DATA:串行数据输入LE:加载使能 CE:芯片使能SW：快速锁定开关 Vp：电荷泵电源CPout：电荷泵输出 CPGND:电荷泵接地AGND：模拟地 AVdd:模拟电源AGNDVCO：VCO的模拟地 RFoutA+：VCO输出RFoutA-:互补VCO输出 RFoutB+:辅助VCO输出RFoutB-:辅助互补VCO输出 Vvco:VCO电源TEMP：温度补偿输出 VTUNE:VCO的控制输入 Rset:用于设置电荷泵输出电流Icp=25.5/Rset Vcom：内部补偿节点VREF:基准电压 LD：锁定检测引脚PDBRF:RF关断 低电平时RF输出静音 DGND:数字地DVDD:数字电源 REFIN：基准输入MUXOUT：多路复用器输出 SDGND:数字调制器地SDVDD:数字调制器电源二、功能框图锁相环路(PLL)通常由鉴相器(PD)、环路滤波器(LP)、压控振荡器(VCO)和可变程序分频器组成。鉴相器又称比相器，对输入信号与环路输出信号的相位进行比较, 产生误差控制电压；环路滤波器滤除误差电压中的高频分量和噪声，以保证环路所要求的性能，增加环路的稳定性；压控振荡器的振荡频率受环路滤波器输出电压的控制，使压控振荡器输出信号频率向输入信号频率靠拢，两个信号间的相位差减小。可变程序分频器的作用是使压控振荡器的输出频率经分频后再与参考频率进行相位比较，从而产生误差控制电压，并以误差控制电压来调整压控振荡器的相位。窄环路带宽可以滤除不需要的杂散信号，但锁定时间一般较长。较宽的环路带宽可以实现较快的锁定时间，但环路带宽内的杂散信号可能会增加。PFD频率(fPFD)公式为：fPFD = REFIN × [(1 + D)/(R × (1 + T))]RF VCO频率(RFOUT)公式为：RFOUT = fPFD × (INT + (FRAC/MOD))三，寄存器设置 DB28:相位调整位 1，R0更新时不执行VCO频段选择或者相位同步，建议将DB28位设为1，从而禁用VCO频段选择； 0，R0更新时执行VCO频段选择和相位同步（前提是R3中的相位再同步位使能）。DB27：设置预分频器值。0，预分频器值为4/5；1，预分频器值为8/9(RFout3.6G)PHASE:设置RF输出相位，建议值为1.MOD：设置小数模数。MOD=f(RFD)/RF输出端通道步进分辨。[DB30:DB29]:设置噪声模式。00：低噪声模式；11:低杂散模式。DB25:参考倍频器。0：倍频器禁用；1：倍频器使能（REFin30MHZ）[DB24]:0:分频禁用；1：分频使能[DB23:DB14]:10位R分频器的值DB13:使能或禁用R4中的双缓冲[DB12:DB9]:用于设置电荷泵的电流ICP = 25.5/RSETDB8:设置锁定检测功能(LDF)，控制PFD周期数。DB7: 锁定检测精度位(DB7)设置锁定检测电路的比较窗口。 对于小数N分频，[DB7:DB8]=00; 对于整数N分频，[DB7:DB8]=11.DB6:设置鉴相器极性。0：反向有源滤波器 1：无源环路滤波器或者同向有源环路滤波器。DB5：提供可编程关断模式。0：频率合成器恢复正常工作 1：执行关断模式DB4:电荷泵三态位。1：电荷泵进入三态模式 0：电荷泵正常工作。DB3：ADF4351的R分频器和N分频器的reset位。0：正常工作 1：RF频率合成器N分频器和R分频器处于复位状态。DB23：频段选择时钟模式。0：PFD125KHZ 1:PFD125KHZDB22:设置PFD防反冲脉冲宽度。0：适于小数N分频； 1：适于整数N分频。DB21：电荷消除。1：适于整数N分频； 0：适于小数N分频。DB18：设置为1将使能周跳减少(CSR)功能，利用此功能可以减少锁定时间，前提是(PFD)的信号必须有50%的占空比（可以通过使能RDIV2达到）。电荷泵电流设置也必须设置为最小值。[DB16:DB15]：设置时钟分频器模式。10：激活相位再同步 01：激活快速锁定 00：禁用时钟分频器。[DB14:DB3]：设置12位时钟分频器值。此值是激活相位再同步的超时计数器。DB23：选择从VCO输出到N计数器的反馈。1：信号直接从VCO获得；0：信号从输出分频器的输出获得[DB22:DB20]：设置RF输出分频器的值。[DB19:DB12]:设置频段选择逻辑时钟输入的分频器。。R分频器的输出默认用作频段选择逻辑时钟，但如果此值太大(125 kHz)，则可以启用一个分频器。DB11：VCO关断位。0：VCO上电；1：VCO关断。DB10：静音至检测到锁定(MTLD) 。1：切断RF输出级的电源电流，直到数字锁定检测电路检测到器件实现锁定为止。D