FLASH原理与应用培训.ppt

目录 FLASH器件简介 FLASH应用场合 FLASH硬件设计 FLASH软件设计 FLASH测试指标 FLASH应用案例 FLASH器件简介 FLASH作为一种非易失性存储器，在原理、技术和结构上，与ROM、PROM、EPROM和EEPROM存储器有着显著不同。它是一种可快速擦除可现场编程的快擦写存储器。 这种特性决定了FLASH作为BIOS、在线擦写和掉电保护数据和分区保护数据等场合有着广泛的应用。 FLASH是由一个带浮栅的晶体管构成，该晶体管的阈值电压可通过在其栅极上施加电场而被反复改变（编程），结合了EPROM编程机制和EEPROM擦除特点。 FLASH器件简介 非易失性：掉电数据不会丢失 －－ROM特性 在线更改数据: －－RAM特性 兼有ROM和RAM的特点: 块结构：Flash按块操作的特点 命令接口：可编程特性 编程特点：编程之前必须擦除 寿命限制：一般的Flash为10万次的擦写循环，20年的数据保持时间 FLASH器件简介 容量: 1Mbit(128K×8bit)，4Mbit(512K×8bit/256K ×16bit) 16Mbit(2M×8bit/1M×16bit)，32Mbit (2M×16bit) 64Mbit(4M×16bit),128Mbit(16M×8bit/8M×16bit) 数据宽度： 有2种数据总线宽度，byte、word(一般可配置） FLASH应用场合 Flash IC 几乎每块单板上都有它的身影 单板的BIOS载体都是Flash 单板软件，主机软件的载体也是Flash Flash Card 由Flash芯片和一些外围控制电路组合而成 可以存储大量的数据，我司所用的容量为：128\256\512MB 在我司应用越来越广泛 FLASH应用场合 FLASH应用场合—BIOS启动流程 1、主机编译BIOS代码，通过JTAG加载线烧入BOOTROM，代码的起始位置为BOOTROM基址偏移0X100。 2、单板上电相当于硬件产生了0X100的复位中断，CPU从0X100的位置开始执行代码，上电时整个地址空间没有划分，各个外设的片选和基址都没有初始化，硬件的片选默认是切到BOOTROM，启动代码开始运行。 3、最初的代码是在BOOTROM中运行的，首先关闭中断，禁止CACHE，关闭默认的基址寄存器，设置CPU寄存器，初始化内存参数，配置内存基址空间，大小，DEVICE BUS参数，实现从汇编向C语言的跳转，然后拷贝BOOTROM中的代码到内存的高端地址，解压缩并执行。 FLASH硬件设计—管脚分布 FLASH硬件设计—数据地址管脚 对于不存在A-1/D15复用管脚的INTEL J3系列FLASH芯片，字节操作时，A0管脚选择高低字节。字节操作时，A0接CPU低位地址输出脚（注意区分INTEL和MOTORAL不同）；当选择字操作时（BYTE#=1）,A0悬空。 对于有DQ15/A-1管脚的（如MBM29LV160TE）芯片进行字节操作时，DQ15/A-1 作为最低位地址线接CPU的A0（MOTOROLA 为 A31）。 FLASH器件的地址线设计应该考虑兼容问题。即同一个系列FLASH中，引脚是相互兼容的情况，低容量存储器中不使用的高位地址应该通过0欧姆电阻接到CPU的地址线上，这样在单板发生FLASH容量升级时，无需单板硬件改板。 FLASH硬件设计—状态控制管脚 FLASH硬件设计—状态控制管脚 FLASH硬件设计—状态控制管脚 FLASH硬件设计—电源管脚 VCC：器件电源电压，电源电压Vlko(Lock-Out Voltage)时，所有的写操作都会被禁止。电源电源在Vcc(min)和Vlko或者大于Vcc(max)时写操作不可靠。 VCCQ：输出BUFFER电源电压。如SST39VF160Q和INTEL的28F160/320C3/J3系列，前者VCCQ可以在2.7V-5.5V范围内调整以提高器件的灵活接口能力；而后者在3.3Vcc时的调整范围为2.7V-3.6V。需要注意的是，如果端口电平无需调整，VCCQ必须连接Vcc而不能悬空。 VPEN：擦除、写、块保护的电压使能管脚。当VpenVpenlk时，以上操作被禁止，只允许读状态寄存器，厂商及器件ID，Query数据库。 因此设计中应上拉或直接与电源电压接在一起。 FLASH硬件设计—内部结构 FLASH硬件设计—读写操作 读操作：原理与普通SRAM一样， 速度30ns-200ns，与操作电压及器件工艺有直接关系，高速CPU要适当增加读等待周期以保证FLASH的可靠响应。 擦写操作：为了降低意外操作导致FLASH数据被改写的概率，设计了多周期指令——FLASH指令序列。序列含多周期建立指令和最后的