VHDL总结.docVIP

第1部分 EDA技术概述 一、EDA技术的含义： EDA是Electronic Design Automation (电子设计自动化)的缩写 。以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程器件的开发软件及实验开发系统为设计工具，自动完成用软件方式描述的电子系统到硬件的逻辑编译、逻辑简化、逻辑分割、逻辑综合及优化、布局布线、逻辑仿真、直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门多学科融合的新技术。 二、EDA技术的实现目标及实现途径： 1、实现目标完成专用集成电路ASIC或印制电路板PCB的设计和实现。 2、实现途径 ⑴. 超大规模可编程逻辑器件 ⑵. 半定制或全定制ASIC ⑶. 混合ASIC 三、EDA技术的设计方法：(P8) 传统的电路设计方法：自底向上的设计方法。即首先确定可用的元器件，然后根据这些器件进行逻辑设计，完成各模块后进行连接，最后形成系统 。 基于EDA技术的电路设计方法：自顶向下的设计方法。 自顶向下是指将数字系统的整体逐步分解为各个子系统和模块，若子系统的规模较大，则还需将子系统进一步分解为小的子系统和模块，层层分解，直至整个系统中各个子系统的关系合理，并便于工作于逻辑电路的设计和实现为止。 传统电路设计方法与采用EDA技术的电路设计方法的区别： 1、设计方法不同：传统是自下而上的方法（Down-Top)，EDA是自上而下的设计方法（Top-Down)。 2、传统设计基于电路板；EDA技术是基于芯片的设计方法。 3、描述方式不同：传统采用电路图为主，EDA以硬件描述语言为主。 4、设计手段不同：传统以手工设计为主，EDA设计为自动设计。 结论：EDA技术极大地降低硬件电路的设计难度，提高设计效率，是电子系统设计方法的质的飞跃！ 四、EDA技术的设计流程(P12) 1、设计输入(原理图／HDL文本编辑) 2、综合(自然语言综合/逻辑综合/行为综合/ 版图综合或结构综合) 3、适配4、时序仿真和功能仿真（P14）5、编程下载6、硬件测试 第2部分 VHDL程序结构 VHDL程序由实体(Entity)、结构体(Architecture)、库(Library)、程序包(Package)和配置(Configuration)5个部分组成。实体、结构体和库共同构成VHDL程序的基本组成部分，程序包和配置则可根据需要选用。库语句是用来定义程序中要用到的元件库。程序包用来定义使用哪些自定义元件库。配置用来选择实体的多个结构体的哪一个被使用。 库（LIBRARY） 存放已经编译的包集合、实体、结构体和配置等。其好处在于使设计者可共享已经编译过的设计结果 1、库的种类： 库大致可归纳为5种：IEEE库、STD库、ASIC矢量库（VITAL库）、WORK库和用户定义库。 2、库的用法： 库语句的格式为： LIBRARY 库名； --说明使用什么库 USE 包集合名； --说明使用库中哪一个包集合及包集 合中的项目（如过程名、函数名等） USE语句有两种常用的格式： USE 库名.程序包名.项目名； USE 库名.程序包名.ALL； 库说明语句的作用范围从一个实体说明开始到它所属的结构体、配置为止，当一个源程序中出现两个以上的实体时，两条作为使用库的说明语句应在每个设计实体说明语句前重复书写。 程序包（PACKAGE） 声明在实体中将用到的信号定义、常数定义、数据类型、元件语句、函数定义和过程定义。 1、程序包的一般语句结构： 定义程序包的一般语句结构如下： PACKAGE 程序包名 IS -- 程序包首 程序包首说明部分 END 程序包名; 注意：一个完整的程序包中，程序包首名与程序包体名是同一名字。 PACKAGE BODY 程序包名 IS -- 程序包体 程序包体说明部分以及包体 END 程序包名; 2、几种常用预定义程序包： STD_LOGIC_1164程序包 STD_LOGIC_ARITH程序包 STD_LOGIC_UNSIGNED和STD_LOGIC_SIGNED程序包 STANDARD和TEXTIO程序包 实体（ENTITY）P64(实体语句结构/类属(GENERIC)说明语句/端口(PORT)说明语句) 对设计实体输入/输出的定义和说明，是可视部分 1.类属(GENERIC)说明语句 类属说明是实体说明中的可选项，必须放在端口说明之前。 GENERIC([常数名；数据