《数字电子技术基础》第2章_逻辑门电路.ppt

《数字电子技术基础》第2章_逻辑门电路.ppt

  1. 1、本文档共68页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
《数字电子技术基础》第2章_逻辑门电路

第2章 逻辑门电路 2.1 二极管和三极管的开关特性 2.2 TTL门电路 2.3 CMOS门电路 2.1二极管和三极管的开关特性 2.1.1 二极管的开关特性 2.1.2 三极管的开关特性 2.1.1 二极管的开关特性 2. 二极管的开关时间 3.PN结的存储电荷 2.1.2三极管的开关作用特性 表2.2.1 NPN三极管的工作状态及特点 2. 三极管的开关时间 2.2 TTL门电路 2.2.1 TTL非门的工作原理 2.2.2 TTL非门的特性 2.2.3 TTL与非门/或非门/与或非门 2.2.4 TTL 集电极开路门和三态门 *2.2.5 TTL 门电路的产品系列 2.2.1 TTL非门的工作原理 2.2.1 TTL非门的工作原理 2.2.2 TTL非门的特性 2.输入噪声容限 3.输入特性 4.输出特性:带上负载后,负载电流与输出电压的关系曲线 . 有低电平输出特性和高电平输出特性 T5饱和时,其集射极之间的等效电阻小(大约20Ω),且基本不变,故输出电压随负载电流线性增加, 低电平输出特性如图2.2.7所示。 2)高电平输出特性 5.扇出系数:驱动相同系列的TTL门的个数称为扇出系数,记为N。 扇出系数为: 6.传输延迟时间 2.2.3 TTL与非门/或非门/与或非门 2.TTL或非门 3.TTL与或非门 2.三态TTL门 *2.2.5 TTL 门电路的产品系列 2.3 CMOS门电路 2.3.1 MOS管的开关特性 2.3.2 CMOS反相器的工作原理 2.3.3 CMOS反相器的特性 2.3.4 CMOS与非门/或非门 2.3.5 CMOS 传输门/三态门/异或门 *2.3.6 BiCMOS 门电路 2.3.1 MOS管的开关特 2.3.1 MOS管的开关特 2.3.2 CMOS反相器的工作原理 2.3.3 CMOS反相器的特性 2.输入伏安特性 3.输出特性 2.3.4 CMOS与非门/或非门 3. 带缓冲级的CMOS与非门 2.3.5 CMOS 传输门/三态门/异或门 2.3.5 CMOS 传输门/三态门/异或门 2. CMOS三态门 *2.3.6 BiCMOS 门电路 *2.3.6 BiCMOS 门电路 习题 2.1 2.2 2.5 2.6 2.7 2.8 2.9 2.11 2.12 2.13 2.15 2.20 2.23 2.26 TP1和TN1组成CMOS反相器,TN2和TN3与反相器配合驱动三极管TB1和TB2组成的推拉式输出电路,使TB1和TB2的基极信号相位相反。 如前所述,双极型三极管组成的推拉式输出电路输出电阻小,带负载能力强;而CMOS逻辑电路简单,功耗小。将两者组合则可充分发挥各自的优势,组成性能优秀的BiCMOS门电路。 1.BiCMOS反相器 1 A Y A Y t PHL t PLH 50% 50% (1)输出高电平转换为低电平的传输延迟时间tPHL: ---- 从输入上升沿幅值的50%对应的时刻起,到输出下降沿幅值的50% 对应的时刻止所需的时间。 在tPHL期间,T5管由截止转换到饱和,主要对应于T5管的开通时间。 (2)输出低电平转换为高电平的传输延迟时间tPLH: ----从输入下降沿幅值的50%对应的时刻起,到输出上升沿幅值的50% 对应的时刻止所需的时间。 (3)平均传输延迟时间tpd: 在tPLH期间,T5管由饱和转换到截止,主要对应于T5管的关断时间。所以,tPLH大于tPHL。 1.TTL与非门 图 2.2. 12 TTL 与非门 (a) 电路 (b) 多发射极三极管等效电路 ( c )输入级等效电路 A B V V CC 5 = R 1 3k R 4 100 Ω Y R 2 750 Ω R 3 360 Ω R 5 3k T 1 b 1 T 2 T 3 T 4 T 5 c 1 A B T 1 b 1 c 1 c 1 b 1 (a) (b) ( c ) A B c 1 V V CC 5 = R 1 3k X X 当A、B都是高电平时,T1的2个发射结都截止,T2、T5饱和,输出低电平; 当A、B中任何一个为低电平时,T1中与低电平相连的发射结导通,T2、T5截止,输出高电平;电路实现与非逻辑。 X=AB P

文档评论(0)

yy556911 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档