第4章 F2812 时钟与控制系统.pptVIP

GPxQUAL：输入限定控制寄存器 A、B、D、E这4组通用IO量化寄存器（GPxQUAL),是在当A、B、D、E这四组IO引脚作为输入引脚的时候对输入脚指定的采样周期用的。其实就像AD一样，只不过这里的输入引脚只采集高低电平而已。如果你的输入信号为2kHz的方波占空比为50%,你的采样周期如果取得比它低就会丢失信息，取得过高，当然就会把输入信号中的噪声引入，所以你要定义GPxQUAL和你的输入信号大致匹配，也就是他手册里讲的可以消除外部噪声信号。其实一般场合io信号的噪声不多，你把它定义成和sysclkout同步，一般没问题。 教程的例子分析 F2812的时钟及看门狗 时钟单元基本结构： F2812内部集成了振荡器、PLL、看门狗及工作模式选择等控制电路 P95 F2812芯片上设计了一个相位锁定模块(PLL)，这个模块将会提供整个芯片所需频率源。 PLL提供了4 位(PLLCR[3:0])的PLL倍率选择，共10种放大倍率，可动态改变CPU的频率。 C28x Osc / PLL 时钟模块 C28x Osc / PLL 时钟模块 时钟模块的两种模式： PLL未被禁止的情况下（旁路或使能），使用外部晶振给 2812 提供时钟信号，使用 X1/CLKIN 引脚和 X2 引脚； PLL 被禁止的情况下，旁路片内振荡器，由外部时钟源提供时钟信号，即将外