触发器 的复习内容.docVIP

触发器 一、单选题 每题1分 1. 如下图电路，设现态Q1Q2 00，经三个脉冲作用后，Q1Q2的状态应为 。 A 10 B 00 C 11 D 01 2. 如图1所示电路中，CP脉冲的频率为2KHZ，则输出端Q的频率为 。 图1 A 1 kHZ B 2 kHZ C 4 kHZ D 8 kHZ 3. 如下图所示电路中，CP脉冲的频率为4KHZ，则输出端Q的频率为 。 A 1 kHZ B 2 kHZ C 4 kHZ D 8 kHZ 4. 若JK触发器的原状态为0，要在CP作用后仍保持为0状态，则JK的值应是 。 A J 1，K 1 B J 1，K 0 C J 0，K × D J ×，K × 5. 当异步置数端时，输出状态是在CP由1变0时刻发生变化，且与CP 1期间输入状态变化无关，只取决于CP由1变0前瞬间输入状态而定的触发器是 。 A 基本RS触发器 B D锁存器 C 同步JK触发器 D 负边沿JK触发器 6. 时序逻辑电路中一定包含 。 A 触发器 B 组合逻辑电路 C 移位寄存器 D 译码器 7. 存在约束条件的触发器是 。 A 基本RS触发器 B D锁存器 C JK触发器 D D触发器 8. 如下图电路，设现态Q1Q2 00，经三个脉冲作用后，Q1Q2 的状态应为 。 A 10 B 00 C 11 D 01 9. 边沿JK触发器是 。 A 在CP上升沿触发 B 在CP下降沿触发 C 在CP 1的稳态下触发 D 与CP无关的 10. T触发器的状态方程是 。 A B C D 11. 下列触发器中没有约束条件的是 。 A 基本RS触发器 B 主从RS触发器 C 钟控RS触发器 D 钟控JK触发器 12. 由与非门构成的基本RS触发器的输入端为R、S，则其约束条件为 。 A RS 0 B R+S 1 C RS 1 D R+S 0 13. 下列触发器中没有约束条件的是 。 A 基本RS触发器 B 主从RS触发器 C 同步RS触发器 D 边沿D触发器 14. 当CMOS主从边沿D触发器的异步置0端RD 0和异步置1端SD 1 时，则触发器的次态 。 A 与CP和D有关 B 与CP和D无关 C 只与CP有关 D 只与D有关 15. 如图所示电路，设现态Q1 Q2 00，经三个脉冲作用后，Q1 Q2的状态应为 。 A 10 B 00 C 11 D 01 16. JK触发器在CP脉冲作用下，欲使 , 则对输入信号描述不正确的是 。 A B ， C ， D ， 17. 题目：如下图所示电路中，CP脉冲的频率为4KHZ，则输出端Q的频率为 。 A 1 kHZ B 2 kHZ C 4 kHZ D 8 Khz 18. 如下图电路，设现态Q1Q2 10，经三个脉冲作用后，Q1Q2的状态应为 。 A．10 B．00 C．11 D．01 19. 如下图所示电路中，CP脉冲的频率为8KHZ，则输出端Q的频率为 。 A 1 kHZ B 2 kHZ C 4 kHZ D 8 kHZ 20. JK触发器在CP脉冲作用下，欲使 , 则对输入信号描述不正确的是 A B ， C ， D ， 二、判断题 每题1分 1. 当集成维持-阻塞D 型触发器的异步置0 端异步置1端时，则触发器的次态，其工作状态应选择下列选项中的B。（ ） A 与CP 和D 有关 B 与CP 和D 无关 C 只与CP 有关 D 只与D 有关 2. 用8 级触发器可以记忆的不同状态为下列选项中的D。（ ） A 8 B 16 C 128 D 256 3. 维持-阻塞D 触发器的触发为下列选项中的A。（ ） A 下降沿触发 B 上升沿触发 C 高电平触发 D 低电平触发 4. 由或非门构成的基本RS触发器,当R 1,S 0时,则输出状态应选为下列选项中的B。 A Q 0 B Q 1 C D 5. 把D 触发器转换为 T’触发器的方法是将 D 接至 。（ ） 6. 把JK 触发器转换为 T’触发器的方法是将 J 1，K 1。（ ） 7. JK型边沿触发器的触发是选用下列选项中的A。（ ） A 在CP 上升沿触发 B 在CP 下降沿触发 C 在CP 1 的稳态下触发 D 与CP 无关 8. 边沿结构的触发器其次态仅取决于CP下降沿（或上升沿）到达前瞬间的输入信号状态，而在此前或后的一段时间内，输出状态不受输入信号影响。故此触发器可用来解决直接控制问题。（ ） 9. 由与非门构成的基本RS触发器,当，时,则输出状态应选为下列选项中的B。（ ） A Q 1 B Q 0 C D 10. 已知R、S 是或非门构成的基本 RS 触发器的输入端，则约束条件为下列选项中的A。（