《数字电子技术基础教学课件》3.7 组合逻辑电路的分析和设计.pptVIP

3.7 基于MSI组合逻辑电路的分析 上页 下页 后退 模拟电子 数字电子技术基础 上页 下页 返回 基于MSI逻辑电路的分析是指以中规模集成器间为核心的逻辑电路的分析。 由于MSI器件的多样性和复杂性，前面介绍的门级电路的分析方法显然已无能为力。 3.7.1 分析步骤 逻辑电路图 划分功能块 分析各块功能 分析整体功能 分析流程图 注意： 即使电路只有一个功能块，整体电路的逻辑功能也不一定是这个功能块原来的逻辑功能。 3.7.2 分析举例 [例1] 如图是由双4选1MUX74LS135与若干门组成的电路，试分析输出Z与输入X3、X2、X1和X0之间的逻辑关系。 74LS153 1D1 1D0 1D2 1D3 1ST 2D1 2D0 2D2 2D3 2ST A0 A1 1Y 2Y X1 X0 1 X3 7404 ?1 Z X2 1 0 7402 74LS153 1D1 1D0 1D2 1D3 1ST 2D1 2D0 2D2 2D3 2ST A0 A1 1Y 2Y X1 X0 1 X3 7404 ?1 Z X2 1 0 7402 [解] 1 划分功能块 本题只划分一个功能块。 74LS153 1D1 1D0 1D2 1D3 1ST 2D1 2D0 2D2 2D3 2ST A0 A1 1Y 2Y X1 X0 1 X3 7404 ?1 Z X2 1 0 7402 2 分析功能块 注意：74LS153是一个双4选1的MUX，片子未被选中时输出逻辑电平是‘0’，而非高阻态。 2个4选1的MUX组成一个 8选1MUX。 X3 0 0 0 74LS153 1D1 1D0 1D2 1D3 1ST 2D1 2D0 2D2 2D3 2ST A0 A1 1Y 2Y X1 X0 1 X3 7404 ?1 Z X2 1 0 7402 a. 当X3 0时 1 Z 1 X3 1 0 74LS153 1D1 1D0 1D2 1D3 1ST 2D1 2D0 2D2 2D3 2ST A0 A1 1Y 2Y X1 X0 1 X3 7404 ?1 Z X2 1 0 7402 X1 X0 0 0 0 1 1 0 1 1 Y X2 X2 1 1 功能表 b. 当X3 1时 D1 D0 D2 D3 D5 D4 D6 D7 A0 A1 Y X1 X0 Z X2 X3 A2 1 0 a. 画出电路的功能框图 3 分析整体电路逻辑功能 D1 D0 D2 D3 D5 D4 D6 D7 A0 A1 Y X1 X0 Z X2 X3 A2 1 0 电路实现了检测8421BCD码的逻辑功能。 b. 写出电路的功能表 1 1 0 0 0 0 0 0 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 X3 X2 X1 X0 Z 1 × × × 0 功能表 [例2] 图示电路由一片4位二进制超前进位全加器74LS283、比较器（可选CC14585）与七段显示译码电路74LS47及显示块LED组成的电路，试分析该电路的逻辑功能。 [解] 1 划分功能块 将电路分为三个功能块： ① 加法运算电路及比较器 ② 译码电路 ③ 显示电路 2 分析各功能块的逻辑功能 ① 74283是4位二进制加法器，输出 F4～F1是A3 ～ A0与B3 ～ B0的和。 当F4F3F2F1 1010时，比较电路输出YA B 1。 ③ LED七段共阳极数码管，可显示十进制数0～ 9。电阻R用来限制各段通过的电流。 ② 74LS47是BCD－七段译码器，输出低电平有效，可以直接驱动七段共阳极数码管。 3 分析整个电路的逻辑功能 电路实现了1位十进制加法器，数码管显示相加的结果。 当相加结果F4F3F2F1＞1001时，数码管不显示。 [例3] 如图是由3–8线译 码器74LS538和74LS151 器件组成的电路。74LS538的‘POL’端接地表示输出为正逻辑，接高电平则输出为负逻辑；当 时输出为高阻状态。试分析整个电路的功能。 [解] 1 将电路划分为两个功能块: ① 3–8译码器74LS538 ② MUX74LS151 2 分析功能块功能 ① 由3–8线译码器功能和 74538的介绍可知，当 二进制数A2A1A0取值为i 时，对应的输出端Yi 1 高电平有效 ，其余 输出端Yj 0 j≠i 。 ② 由74LS151功能表可知，当使能端EN 0时，对应着A2 A 1 A 0由000 ～ 111，输出Y分别等于D0 ～ D7。 D0 D1 D2 D3 D4 D5 D6 D7 0