算术逻辑运算部件导论.pptVIP

算术逻辑运算部件 本节的主要内容: ? 如何构成一个实现一位二进制加法的全加器; ? 如何利用n个全加器构成实现n位的加法器; 加法单元 (全加器) 本位进位 本位和 加法单元 i Ai Bi Ci ∑i 本位操作数 低位进位 Ci?1 ? 一个输入为1时, ∑i为1, Ci为0 ; ? 两个输入为1时, ∑i为0, Ci为1 ; ? 三个输入为1时, ∑i为1, Ci为1 。 全加器 进位输入Ci-1，进位输出Ci。 逻辑表达式： (1) 加法单元逻辑表达式之一 ∑i = (Ai ⊕ Bi ) ⊕ Ci?1 Ci = Ai Bi + (Ai ⊕ Bi )Ci?1 Ai和Bi均为1 或 Ai和Bi有一个为1且Ci?1为1 电路实现: Ci ∑i Ai Bi Ci–1 ⊕ ⊕ ∑i = (Ai ⊕ Bi )⊕Ci–1 Ci = Ai Bi + (Ai ⊕ Bi )Ci–1 进位产生与传递 进位链的概念： 并行加法器中的每一个全加器都有一个从低位送来的进位输入和一个传送给高位的进位输出。我们把构成进位信号产生和传递的逻辑网络称为进位链。 进位链上每一位的进位表达式为： Ci=AiBi+(Ai⊕Bi)Ci-1 设 Gi=AiBi ，称为进位产生函数 Pi=Ai⊕Bi ，称为进位传递函数 ∴ 进位表达式 Ci=Gi+PiCi-1 串行进位 特点：进位信号逐位形成。 设n位加法器 1）逻辑式 C1 = G1 + P1C0 C2 = G2 + P2C1 Cn = Gn + PnCn-1 2）结构举例 并行进位 特点：各位进位信号同时形成。 设n位加法器 1）逻辑式 C1 = G1 + P1C0 C2 = G2 + P2C1 = G2 + P2G1 + P2P1C0 Cn = Gn + PnCn-1 = Gn + PnGn-1 + …+ PnPn-1…P2P1C0 n + 1 项 缺点：高位的进位形成逻辑中输入变量增多，实现困难。 结构举例 ≥1 ≥1 ≥1 ≥1 C0 B3 A3 B2 A2 B1 A1 B0 A0 1 ≥1 1 1 C1 C2 C3 C4 组内并行、组间并行 设16位加法器，4位一组，分为4组： 4位 4位 4位 4位 第4组 第3组 第2组 第1组 C16 ~ C13 C12 ~ C9 C8 ~ C5 C4 ~ C1 C0 C16 C12 C8 C4 分级同时进位 1）第1组进位逻辑式 组内： C1 = G1 + P1C0 C2 = G2 + P2G1 + P2P1C0 C3 = G3 + P3G2 + P3P2G1 + P3P2P1C0 组间： C4 = G4 + P4G3 + P4P3G2 + P4P3P2G1 + P4P3P2P1C0 GI PI 所以 CI = GI + PIC0 (C4用CI来表示) 2）第2组进位逻辑式 组内： C5 = G5 + P5CI C6 = G6 + P6G5 + P6P5CI C7 = G7 + P7G6 + P7P6G5 + P7P6P5CI 组间： C8 = G8 + P8G7 + P8P7G6 + P8P7P6G5 + P8P7P6P5CI GⅡ PⅡ 所以 CⅡ = GⅡ + PⅡCI (C8用CⅡ来表示) 3）第3组进位逻辑式 组内： C9 = G9 + P9CⅡ C10 = G10 + P10G9 + P10P9CⅡ C11 = G11+P11G10+P11P10G9 + P11P10P9CⅡ 组间： C12 = G12+P12G11+P12P11G10+P12P11P10G9 + P12P11P10P9CⅡ GⅢ PⅢ 所以 CⅢ = GⅢ + PⅢ CⅡ (C12用CⅢ来表示) 4）第4组进位逻辑式 组内： C13 = G13 +