AMI HDB3编译码设计与实现.pptVIP

模块说明： CPLD对输入信号NRZ以BS为时钟进行分析处理，输出两路并行信号+H-OUT和-H-OUT，它们都是半占空比的正脉冲信号，分别与AMI或HDB3码的正极性信号及负极性信号相对应。这两路信号经单双极性变换后得到AMI码或HDB3码。 双单极性变换及相加器构成一个整流器。整流后的AMI或HDB3（即DET）信号含有位定时信号频率离散谱。本模块中带通滤波器实际是一个正反馈放大器。当无输入信号时，它工作在自激状态，输入信号将放大器的自激信号频率向码速率方向牵引。它的输出信号（即BPF）是一个幅度和周期都不恒定的准周期信号。对此信号进行限幅放大处理后得到幅度恒定、周期变化的脉冲信号，仍不能将此信号作为译码器的位同步信号，需作进一步处理。当锁相环的自然谐振频率足够小时，对其输入信号可等效为窄带带通滤波器。本模块中采用电荷泵锁相环构成一个Q值约为35的的窄带带通滤波器，它可以减小其输入脉冲的周期变化，从而输出一个符合译码器要求的位同步信号BS-R。 专业：电子信息工程 姓名：周樱子（0座机电话号码） 同组：杨子瑜（0座机电话号码） 王昳昕（0座机电话号码） 马溯涵（0座机电话号码） AMI / HDB3编译码设计与实现 系统概述 NRZ 译码器输出信号测试点 BS-R 锁相环输出的位同步信号测试点 AMI-HDB3 编码器输出信号测试点 BPF 带通滤波器输出信号测试点 DET 整流器输出信号测试点 本模块上的开关K4用于选择编译码对应的AMI码或 HDB3码码型。 本模块核心单元AMI/HDB3编译码器用一片CPLD完成。 基本原理 电路方案 预期成果 1.实验原理的学习。 已完成，见开题报告 2.硬件电路的搭建。 完成电路方案的硬件焊接 3.VHDL程序的编写。 开发CPLD，实现编译码功能 4.系统联调。 与实验箱联调，检验码型 元器件清单 单双极性变换器 U11：模拟开关74HC4052 双单极性变换器 U12：非门74HC04 相加器 U17：或门74LS32 带通滤波器 U13、U14：运放UA741 限幅放大器 U15：运放LM318 锁相环 U16：集成锁相环CD4046 Altera公司的EPM7064芯片 电阻、电容若干