chp2-5_加法器的实现1概览.pptVIP

第二章 运算方法和运算器 2.1数据与文字的表示 2.2定点加法、减法运算 2.3定点乘法运算 2.4定点除法运算 2.5定点运算器的组成 2.6浮点运算与浮点运算器 2.5 定点运算器的组成 2.2.3 基本的加法和减法器 2.5.1 逻辑运算 2.5.2 多功能算术/逻辑运算单元ALU 1、SN74181 2、SN74182 补充：基本的逻辑电路符号 2.2.3 基本的加法和减法器 基本的加法和减法器 半加器Hi＝Ai⊕ Bi不考虑进位 全加器考虑低位进位Ci-1和向高位的进位Ci 加法器单元电路——全加器 FA逻辑方程 逻辑方程见下 FA逻辑电路和框图 n位行波进位加法器 n位行波进位加/减法器 并行加法器与进位链结构 并行进位（先行进位） 并行加法器与进位链结构 组内并行，组间串行 C4 = G4 + P4 G3 + P4 P3 G2 + P4 P3 P2 G1 + P4 P3 P2 P1 C0 C5 = G5 + P5 C4 …… C8 = G8 + P8 G7 + P8 P7 G6 + P8 P7 P6 G5 + P8 P7 P6 P5 C4 C12 = G12+ P12G11 + P12P11G10 + P12P11P10G9 + P12P11P10P9C8 C16 = G16+ P16G15 + P16P15G14 + P16P15P14G13 + P16P15P14P13C12 并行加法器与进位链结构 组内并行，组间串行 并行加法器与进位链结构 组内并行，组间并行 C4 = G4 + P4 G3 + P4 P3 G2 + P4 P3 P2 G1 + P4 P3 P2 P1 C0 …… C8 = G8 + P8 G7 + P8 P7 G6 + P8 P7 P6 G5 + P8 P7 P6 P5 C4 C12 = G12+ P12G11 + P12P11G10 + P12P11P10G9 + P12P11P10P9C8 C16 = G16+ P16G15 + P16P15G14 + P16P15P14G13 + P16P15P14P13C12 并行加法器与进位链结构 组内并行，组间并行 并行加法器与进位链结构 组内并行，组间并行 2.5.1 逻辑运算 逻辑非 假设：X = X0X1…Xn，Z = Z0Z1…Zn 则： Zi = Xi（i=0，1…n） 逻辑乘 假设：X = X0X1…Xn， Y = Y0Y1…Yn， Z = Z0Z1…Zn 则： Zi = Xi Yi（i=0，1…n） 逻辑加 假设：X = X0X1…Xn， Y = Y0Y1…Yn， Z = Z0Z1…Zn 则： Zi = Xi Yi（i=0，1…n） 逻辑异或 假设：X = X0X1…Xn， Y = Y0Y1…Yn， Z = Z0Z1…Zn 则： Zi = Xi Yi（i=0，1…n） 2.5.2 多功能算术/逻辑运算单元ALU ALU举例——SN74181芯片 ALU的逻辑图与逻辑表达式 2.5.2 多功能算术/逻辑运算单元ALU 74181ALU逻辑图（1） 74181ALU逻辑图（2） 74181ALU逻辑图（3） 74181ALU逻辑图（总体） 2.5.2 多功能算术/逻辑运算单元ALU 2.5.2 多功能算术/逻辑运算单元ALU 具有正逻辑和负逻辑两种 2.5.2 多功能算术/逻辑运算单元ALU 算术逻辑运算的实现（74181） M=L时，对进位信号没有影响，做算术运算 M=H时，进位门被封锁，做逻辑运算 说明： 74181执行正逻辑输入/输出方式的一组算术运算和逻辑运算和负逻辑输入/输出方式的一组算术运算和逻辑运算是等效的。 A=B端可以判断两个数是否相等。 2.5.2 多功能算术/逻辑运算单元ALU ALU举例——SN74182芯片 成组先行进位部件CLA的逻辑图 2.4.3 先行进位ALU 16位先行进位ALU(图2.13，片内先行进位,片间先行进位.) 32位ALU逻辑方框图 作业 书本第64页，11 2个74L182 8个4位ALU74L181 * * 返回 Σ Ci Σi Ai Bi Ci-1 Σi = Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1 Ci = Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1 1 1 1