专题五：8位硬件乘法器设计.ppt

专题五：8位硬件乘法器设计 一、教学内容： 8位硬件乘法器设计 二、学目的及要求： 1、掌握VHDL语言的基本结构及编程思想。 2、掌握硬件乘法器的设计思想及其VHDL语言编程方法。 三、授课课时：2课时 设计要求： 1、设计8位硬件乘法器。 一、测频原理框图 （二）8位十进制频率计电路图 六、实验仪实际接口电路图 * 二、8位十进制计数器设计 （一）用VHDL设计十进制计数器，并进行软件和硬件仿真 参考程序如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS PORT CLK,RST,EN : IN STD_LOGIC; CQ : OUT STD_LOGIC_VECTOR 3 DOWNTO 0 ; COUT : OUT STD_LOGIC ; END CNT10; ARCHITECTURE behav OF CNT10 IS BEGIN PROCESS CLK, RST, EN VARIABLE CQI : STD_LOGIC_VECTOR 3 DOWNTO 0 ; BEGIN IF RST 1 THEN CQI : OTHERS 0 ; --计数器复位 ELSIF CLKEVENT AND CL