中南大学EDA2015年考卷.docVIP

学 院 专业班级 学 号 姓 名 ---○---○ ---○---○ ………… 评卷密封线 ……………… 密封线内不要答题，密封线外不准填写考生信息，违者考试成绩按0分处理 ……………… 评卷密封线 ………… 中南大学考试试卷 时间110分钟 题 号 一 二 三 四 五 六 七 八 合 计 得 分 评卷人 2015~2016 学年一学期EDA技术与应用课程试题 ４８　 学时，开卷，总分100分，占总评成绩70 % 得 分 评卷人 一、填空题 本题20分，每个空格1分 可编程逻辑器件的种类繁多，从结构上可分为两大类：一类属 结构器件，其基本结构为“与-或”阵列，大部分PLD和CPLD都属于此类范畴；另一类是 结构的器件，由简单的查找表组成可编程门，再构成阵列形式，FPGA属于此类器件。 请写出以下与可编程逻辑器件相关的专业术语缩写的英文全称： CPLD： FPGA： 3. Verilog中最常用的变量（Variable）是寄存器型变量和网线型变量，分别用关键词 及 来定义。 4. 在Verilog中十进制数15按二进制数表述可写为： ；按十六进制数表述可写为： 。 5. 使用Quartus的EDA设计流程一般包括设计输入、 、适配、仿真测试和 等步骤。 6. 过程结构中的赋值语句有阻塞式赋值和非阻塞式赋值两种。为了避免错误使用赋值方式导致设计问题，一般要求：当描述对象为时序电路时使用 ，当设计对象为组合电路时使用 。 7. 有限状态机从状态机的信号输出方式上分，有 型和 型两种状态机。 8. 最一般和最常用的有限状态机结构中通常都包含了说明部分、 、 、辅助过程等几个部分。 9. EDA优化技术中，比较典型的资源优化方法有： 、逻辑优化、 串行化等；速度优化方法有： 、寄存器配平、关键路径法、乒乓操作法、加法树法等。 10. Verilog语言中内置了一些可用于仿真验证的系统任务和系统函数，其中可用于显示的有： 、$monitor等；可用于停止仿真的控制任务有： 、$stop。 得分 评卷人 二、选择题 单选，每题2分，合计20分 以下PLD阵列图中，PLA结构的为: A B C D 2. 以下always语句中，正确的可综合的语句是 A. always@（posedge CLK or posedge RST） 3. 以下赋值语句中，正确的为： A. assign C AB; B. assign C A ? B; C. wire C B^D; D. assign C A ? B : D; 4. 以下Verilog描述生成组合电路的为？ A. always@ A or B B. always@ sel or A or B or C case sel case sel 1’b0: OUT A; 2’b00: OUT A; 1’b1: OUT B; 2’b01: OUT B; default: OUT A; default: OUT C; endcase endcase C. always@（sel or A or B）’b00 OUT A; OUT A ^ B; else if sel 2’b01 OUT B; 5. 以下有关过程语句的描述中,错误的为？ A. always语句为一无线循环语句。 B. 过程中的顺序语句具有明显的顺序和并行双重性。 C.always语句的敏感信号可同时包含时钟上升及下降边沿。 D. 不同always语句是并行执行。 6. 以下有关状态机的描述中，错误的为？ A. Moore型状态机在输出时序上属于同步输出状态机。 B. Moore型状态机的输出在输入发生变化时立即发生。 C. Mealy型状态机在输出时序上属于异步输出状态机。 D. Mealy型状态机的输出是当前状态和所有输入信号的函数。 7. 以下可以用作用户自定义标识符的为？ A. 5CNT B. _CNT5_ C. wire D. CNT_5 8. 以下属于缩位操作的为？ A. A B. !A C. A D. A|B 9. 以下属于可综合的语句为 A. initial语句 B. for循环语句 C.$display D. $write； 10. 以下有关仿真方法的描述中，错误的为 A. ModelSim可以用来对Verilog代码进行仿真； B. RTL级Verilog描述对应的仿真为RTL级仿真； C. 仿真首先需要将编译后的设计下载到可编程器件中后才能进行； D. EDA工具也可以对原理图输入的设计文件进行仿真； 得 分 评卷人 三. 分别给出以下RTL图的Verilog描述，自定义