通信原理载波提取实验报告.docVIP

实验十九 滤波法及数字锁相环法位同步提取实验 实验项目三 数字锁相环法位同步观测 （1）观测“数字锁相环输入”和“输入跳变指示”，观测当“数字锁相环输入”没有跳变和有跳变时“输入跳变指示”的波形。 观测“数字锁相环输入”和“鉴相输出”。观测相位超前滞后的情况。 （3）观测“插入指示”和“扣除指示”。 （4）以信号源模块“CLK”为触发，观测13号模块的“BS2”。 实验二十 模拟锁相环实验 实验项目一 VCO自由振荡观测 （1）示波器CH1接TH8，CH2接TH4输出，对比观测输入及输出波形。 实验项目二 同步带测量 示波器CH1接13号模块TH8模拟锁相环输入，CH2接TH4输出BS1，观察TH4输出处于锁定状态。将正弦波频率调小直到输出波形失锁，此时的频率大小f1为 400Hz ；将频率调大，直到TH4输出处于失锁状态，记下此时频率f2为 9.25kHz 。 实验项目三 捕捉带测量 将示波器CH1接13模块TH8，CH2接TH4输出，观察TH4输出处于失锁状态。将S4拨为“0001”，频率调大直到输出波形锁定，记下此时频率大小f3为 700Hz ；将S4拨为“1000”，调节信号源输出频率为200KHz，慢慢减小频率，直到TH4输出处于锁定状态，记下此时频率f4为 173.30KHz 。 实验项目四 锁相频率合成 调节信号源使输出波形为方波，设置分频器的分频比，测量锁相环的锁相环输出频率，观察TH4得输出频率为 975.6Hz 。并观测TH4输出与TH8输入之间的关系。 实验二十一 载波同步实验 实验项目 载波同步 （1）本实验利用科斯塔斯环法提取BPSK调制信号的同步载波，对比观测信号源“256K”和13号模块的“SIN”，调节13号模块的压控偏置调节电位器，观测载波同步情况。 实验二十二 帧同步实验 实验项目 帧同步提取实验 观测在没有误码的情况下“失步”，“捕获”，“同步”三个灯的变化情况 经过多次实验反复观察，“失步”指示灯一直没有亮过，其余两个灯的顺序为捕捉指示 灯先亮，之后熄灭，同步指示灯变亮。 关闭7号模块电源。按住“误码插入”不放，打开7号模块电源。再观测“失步”，“捕获”，“同步”三个灯的变化情况。 经过多次实验反复观察，“失步”指示灯一直没有亮过，其余两个灯的顺序为捕捉指示灯先亮，之后熄灭，同步指示灯变亮。 观察同步保护现象：如下图所示。 在“同步”状态下长时间按住“误码插入”按键不放，观测帧同步码元出现误码时三个LED灯的变化情况。 多次实验结果发现，在同步状态下“同步”指示灯一直在亮，之后长按误码插入键，连续插入单个码元错误，结果同步灯灭，捕获灯亮，隔几秒之后同步灯变亮，捕获灯熄灭，随之显示光条完全熄灭。 观察假同步现象： 观察结果知，原本应该解复用显示的拨码开关的光条没有正常显示。主要表现为先与拨码开关一致，后开始出现不规则亮灭，最终光条全部熄灭。 分析原因：此时出现假同步状态，即时分复用单元将拨码开关S1的码值做为帧头码，其他码元和原来的巴克码被当做了数据码元，从而在检查就开始按照8位为一个用户的数据，接着进行下面的数据采集。 从图中可以看出如果，如果前一个输入有跳变出现时，结果被判断为有效，输出结果判定为1，否则判为0，为无效。 由分析可知，，对比数字锁相环输入和鉴相输出，鉴相输出明显有超前现象，大约为2个码元。分析原因如下： 本实验采用的是微分型LL-DPD二元鉴相器，抗干扰性能不强但是结构简单，比较容易实现，分析其工作性能可知，LL-DPD在CLKEst跳变沿处采样的码值，寄存在Men中，在CLKEst下降沿处再将他们对应送到两路异或逻辑中，判断相位误差信息并输出。 思考题：分析波形有何特点，为什么会出现这种情况。 观察插入指示和扣除指示，发现有明显的的扣除现象。查阅资料发现，分频器输出的信号频率与所需频率十分接近，把它和从信号中提取的相位参考信号同时送入相位比较器，比较结果示出本地频率高了时就通过补抹门抹掉一个输入分频器的脉冲，相当于本地振荡频率降低；相反，若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲，相当于本地振荡频率上升，从而达到同步。在本实验中出现了抹掉脉冲现象，原因是本地振荡频率应降低。 思考题：BS2恢复的时钟是否有抖动的情况，为什么？试分析BS2抖动的区间有多大？如何减小这个抖动的区间？ 存在抖动情况。 那是因为可变分频器的存在，它使得下一个时钟沿的到来时间不是很确定，从而引入了相位抖动，而这种引入的误差是无法消除的，减小相位抖动的方法就是将分频器的分频数提