第五章存储器素材.ppt

第五章 存储器 本章学习要求： 存储器是计算机系统的重要组成部分，用 于存储计算机工作所必需的数据和程序。 本章要求在了解半导体存储器工作原理的 基础上，着重掌握微机系统内存储器系统的构 成及与CPU的连接方法。 一、衡量存储器的性能指标 主要有三个：容量、速度和成本 为了在一个存储器系统中兼顾以上三个方面的指标，目前在计算机系统中通常采用三级存储器结构，即使用高速缓冲存储器、主存储器和辅助存储器，由这三者构成一个统一的存储系统。从整体看，其速度接近高速缓存的速度，其容量接近辅存的容量，而位成本则接近廉价慢速的辅存平均价格。 二、层次化的存储器体系结构 1.层次化总体结构 l?????优点： (1) Cache的读写速度几乎能够与CPU进行匹配，所以微机系统的存取速度可以大大提高； (2) Cache的容量相对主存来说并不是太大，所以整个存储器系统的成本并没有上升很多。 三、存储器的分类 随着计算机系统结构的发展和器件的发展，存储器的种类日益繁多，分类的方法也有很多种。可按存储器的存储介质划分，按存储方式划分，按存储器在计算机中的作用划分等。 将存储器可分为： 主存储器：主要采用的是半导体存储器 外存储器 四、存储器系统的通常结构 在微机系统中，存储器是很重要的组成部分，虽然存储器的种类很多，但它们在系统中的整体结构及读/写的工作过程是基本相同的。一般情况下，一个存储器系统是由以下几部分组成。 1.存储体 若要存放M?N个二进制信息，就需要用M?N个基本存储单元，将它们按照一定的规则排列起来所构成的阵列，称为存储体或存储矩阵。(基本存储单元 一个基本存储单元可以存放以为以为二进制信息，其内部具有两个稳定的且相互独立的状态，并能够在外部对其状态进行识别和改变。) (内存条实际上是把若干个存储芯片按照一定的逻辑关系连接起来，高密度地安装在对外有若干个引脚的印刷电路板上或密封在对外有若干引线的陶瓷或塑料管壳中。) 2.地址选择器 地址译码器的作用就是用来接受CPU送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读/写操作。 存储器地址译码有两种方式，通常称为单译码与双译码。 见半导体存储器的组成与译码图 3. 片选与读/写控制电路 片选信号用以实现芯片的选择，而读/写控制电路则用来控制对芯片的读/写操作。 4. I/O电路、其它外围电路（如DRAM的刷新操作控制电路）、三态输出缓冲器。 5.2 随机存储器RAM 一、 静态随机存储器(SRAM”Static RAM”) 1. SRAM基本存储电路 基本存储单元是组成存储器的基础和核心，用于存储一位二进制代码“0”或“1”。静态RAM的基本存储单元是六管静态存储电路，它是由6个MOS管子组成的RS触发器，表示了一个静态RAM基本存储电路的内部组成。这个电路具有两个稳定状态，是一个双稳态触发器。如下图所示 2. SRAM的优缺点： 优点是： 不需要刷新电路，简化了外部控制逻辑电路。 且比动态RAM存取速度快，因而常作微机系统中的 外部高速缓冲存储器。 缺点是： ? 静态RAM基本存储电路MOS管较多，集成 读不高。 ? 电路中2个交叉耦合的管子总有一个处于导 通状态，就会持续地消耗功率，因此功耗较大。 3. SRAM芯片 常用的静态RAM芯片有2114、6116、6264、62256、 62512、HM628128(128K?8)、HM628512（512K?8)等 Intel2114芯片是一个容量为1K?4位(即1024?4位) 的静态RAM芯片,片内共有4096个基本存储电路，在 10条地址线中，用A3?A8 6条地址线作为行译码，产 生64条行选择线；用A0?A2与A9 4条地址线作为列译 码，产生16条列选择线，而每条列选择线控制一组4 位同时进行读或写，从而组成了64?64的存储单元矩 阵。其引脚和内部结构图如下： 二、动态随机存储器(DRAMDynamic RAM ) 1. 动态RAM的工作原理 动态RAM芯片是以MOS管栅极电容是否充有电荷来存储信息的，其基本单元电路一般由四管、三管或单管组成，它们各有优缺点。由于它所需要的管子较少，故可以扩大每片存储器芯片的容量，并且其功耗较低，所以在微机系统中，大多数采用动态RAM芯片。