3D触发器.pptVIP

D触发器（1） D触发器（2） D触发器（3） D触发器（4） D触发器（5） D触发器（6） D触发器（7） D触发器（8） D触发器（9） * RS触发器的缺点：输入信号存在约束条件RS=0 如何消除输入信号的约束条件呢？ D锁存器（D Latch) GB GA Q Q GD GC S R CP 1 GE D CP 符号 Q D CP （1）电路结构 （2）逻辑功能 GB GA Q Q GD GC S R CP 1 GE D CP 当CP=0时, 当CP=1时, S=D, R= D “0” “1” “1” 输出保持不变 “1” 特性方程 功能 0 1 0 1 置“0” 置“1” D 功能描述 输入 输出 （3）D锁存器的“空翻”现象 空翻 Q CP D 假设触发器的初始状态为“0”，画出在图示输入下的输出波形。 Q D CP “0” 在CP=1期间，输出变化多于一次的现象，称为“空翻”。 如何保证不出现“空翻”？ 在CP=1期间，输入信号保持不变。 维持-阻塞D触发器 （1）电路结构与工作原理 D ＆G1 ＆G2 ● Q S R ＆G3 ＆G4 ＆G5 ＆G6 ● ● CP ● ● ● 当CP=0时 输出保持不变 “0” “1” “1” 当CP由0变为1时 若D变为 ， 若D不变， 当CP=1时 D D “1” D D D “1” 特性方程 CP D Q Q D触发器 D锁存器 例1：假设触发器的初始状态为“0”，异步置位悬空。 试分析D锁存器与D触发器的输出。 Q D CP D CP ^ Q D触发器 D锁存器 （2）带异步输入端的D触发器 直接复位端 直接置位端 Q D ＆G1 ＆G2 ● S R ＆G3 ＆G4 ＆G5 ＆G6 ● ● CP ● ● ● ● ● ● ● 异步置位 异步复位 同步工作 D CP ^ Q 符号 例2：已知电路及输入端M，时钟CP的波形如图所示，试画出输出端 、 的波形，设触发器初态均为1。 对于F1，有： 对于F2，有： Q1已设有时钟作用条件！ Q1已设有时钟作用条件！ 主从型CMOS D触发器 主从型CMOS D触发器利用主从结构实现了边沿型触发。 TG1 CP TG3 CP TG2 CP ≥1 ≥1 1 1 ≥1 TG4 CP ≥1 D G1 G2 G3 G4 G5 G6 ● ● ● ● ● ● ● 结构 Q D CP 主触发器 从触发器 TG1 CP TG3 CP TG2 CP ≥ ≥ 1 1 ≥ TG4 CP ≥ D G1 G2 G3 G4 G5 G6 ● ● ● ● ● ● ● 原理 工作条件：Sd=0 ,Rd=0 当CP＝0， 时， TG1导通，主触发器接收输入信号D, TG3截止，从触发器保持； TG3导通，从触发器接收CP上升沿到达时的输入状态，输出发生变化； TG1截止，主触发器保持； 特性方程： 其它CP {end}