第五章时序逻辑路1.pptVIP

2.异步十进制计数器 异步十进制加法计数器是在4位异步二进制加法计数器的基础上加以修改而得到的。解决如何使4位二进制计数器在计数过程中跳过从1010到1111这6个状态 图5.3.30 异步十进制加法计数器的典型电路 图5.3.31 图5.3.30电路的时序图 图5.3.32 二—五—十进制异步计数器74LS290的逻辑图 二进制计数器—以CP0为计数输入端、Q0为输出端 五进制计数器—以CP1为计数输入端、Q1、Q2、Q3为输出端 十进制计数器—CP1与Q0相连，同时以CP0为计数输入端，Q0、Q1、Q2、Q3为输出端 置零 置9 和同步计数器相比，异步计数器具有结构简单的优点 缺点：1、工作频率比较低。 2、在电路状态译码时存在竞争—冒险现象。 三、任意进制计数器的构成方法 假定已有的是N进制计数器，而需要得到的是M进制计数器。有M N和M N两种情况 1.M N的情况 在N进制计数器的顺序计数过程中，设法使之跳跃N-M个状态，就可以得到M进制计数器 实现跳跃的方法有置零法（或称复位法）和置数法（或称置位法）两种，如图5.3.33所示 图5.3.33 获得任意进制计数器的两种方法 （a）置零法 （b）置数法 置零法：置零信号RD应该取自要求进制的M状态。 置数法：适用于有预置数功能LD的计数器，它是通过给计数器置入某个数值的方法跳过N-M状态，形成M进制计数器 【例5.3.2】试利用同步十进制计数器74160接成同步六进制计数器。 解： 图5.3.34 用置零法将74160接成 六进制计数器 图5.3.35 图5.3.34电路的状态转换图 当Q3Q2Q1Q0=0110（即SM）状态，担任译码器的门G输出低电平信号给RD端，将计数器置零，回到0000状态 置零信号持续时间极短，容易导致电路误动作 图5.3.36 图5.3.34 电路的改进 为防止电路误动作，在图5.3.34的G门输出端增加基本RS触发器，如图5.3.36所示。 该电路使加到计数器RD端置零信号宽度与计数脉冲高电平宽度相等，使电路工作可靠。 图5.3.37 用置数法将74160接成六进制计数器 （a）置入0000 （b）置入1001 （a） （b） 74160的预置数是同步的，提高了电路的可靠性 图5.3.38 图5.3.37电路的状态转换图 2.M N 的情况 连接方式分为串行进位方式、并行进位方式、整体置零方式和整体置数方式 若M可以分解成两个小于N的因数相乘，即M=N1×N2，则可采用串行进位或并行进位方式将一个N1进制计数器和一个N2进制计数器连接起来，构成M进制计数器。 串行进位方式:以低位片的进位输出信号作为高位片的时钟输入信号。 并行进位方式:以低位片的进位输出信号作为高位片的工作状态控制信号（计数器的使能信号），两片接同一时钟信号。 【例5.3.3】试用两片同步十进制计数器接成百进制计数器。 图5.3.39 例5.3.3电路的并行进位方式 以第（1）片的进位输出C作为第（2）片的EP和ET输入， 每当第（1）片计成9（1001)时C变为1，下一个CP信号到达时第（2）片为计数工作状态，计入1，而第（1）片计成0（0000），它的C端回到低电平。 解： 图5.3.40 例5.3.3电路的串行进位方式 两片的EP和ET恒为1，都工作在计数状态 第（1）片每计到9（1001)时C变为1，经反相器后使第（2）片的CP为低电平。下一个计数输入脉冲到达后，第（1）片计成0（0000）状态，C端跳回低电平，经反相后使第（2）片为的输入端产生一个正跳变，于是第（2）片计入1。可见两片74160不是同步工作的。 在N1、N2不等于N时，可以先将两个N进制计数器分别接成N1进制计数器和N2进制计数器，然后再以并行进位方式或串行进位方式将它们连接起来。 当M为大于N的素数时，采取整体置零方式或整体置数方式构成M进制计数器。 整体置零方式，首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在计数器计为M状态时译出异步置零信