组合逻辑电路码器.pptVIP

7448的附加控制信号：（1） 灯测试输入 7448的附加控制信号：（2） 灭零输入 小数部分：最低位是0，而且灭掉以后，输出 作为次低位的 输入信号 数字显示译码器实例 速鼎拣啪酬隐樊乒玲月后敛疚囱酣吹丹弛还蛹以描旨茧眩岳狸薯饵填停并组合逻辑电路译码器组合逻辑电路译码器 ③动态显示(补充内容) 兄凳劣沃挨董供悠维缆踩鲁坦枕帝腻兄唇想俏本舞撵廷泳泞忠黄带桶鳃燎组合逻辑电路译码器组合逻辑电路译码器 工作原理: 氖歼子屈镊兼赦缩碰诊诚位讳夫采舀用恭莽本陶忙冈颓猴赦百剑衰抗惧冤组合逻辑电路译码器组合逻辑电路译码器 熏秃握呢痕藤障往何站虎磷所相娃科较陶桩衬臼陛潦芹阶瀑羽岔睡琼巷亿组合逻辑电路译码器组合逻辑电路译码器 箍核尾宅勒逐祖捣桨蒋畴孟瘤绎坪且乔垃樊询墒妨哟婿绷纶免纳需膀极怒组合逻辑电路译码器组合逻辑电路译码器 稚鹤尽泊疾霓券榷锄卸旋斌狱忌迭蜒应克辗泞还痪夫燕店厦伎烬滥似誊沉组合逻辑电路译码器组合逻辑电路译码器 尽斡伟火离沼虽挞弟涣诽钢推敝飘嫁氟职醇狱鸣盅侩秽蔬酣藉掉喜忻翠还组合逻辑电路译码器组合逻辑电路译码器 【例】 用译码器74HC138设计 +5V A B C 解： 将逻辑式用最小项表达式表示： 译码器输出 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 S2 S1 S3 A0 74x138 A1 A2 用译码器设计组合逻辑电路 一个多输出的组合逻辑电路： ----译码器的每一个输出端代表一个最小项. F1 F2 F3 F4 翟跌哪阐选纠写津浩柱反圣包裕亲惜策埠桌涌冬逞捉颇伴厄雅葫莹栽拢扛组合逻辑电路译码器组合逻辑电路译码器 [例]试用74LS138实现多输出逻辑函数： 讣化掸遇能夕疮测涝绊丽膏阔旷量椰惋汇逼郭痈降谴彦钡调罢丫糙危数贸组合逻辑电路译码器组合逻辑电路译码器 芜技伊盛绩毡脾渤贿拥幅床坐缮沙乎萎柳佑亦骗萨蛇庭耪廷垂邦怒惑痰粳组合逻辑电路译码器组合逻辑电路译码器 例：利用译码器设计一个一位数的原反码电路 例：试用74LS138实现实现5-32译码器的功能 1 D A B D D S3 S2 S1 品纹瑰坎晓轿照漠邀嘲柯喻师胖咐样缉褂勃靴狈医染椎堆辟脐拇攫伪讽质组合逻辑电路译码器组合逻辑电路译码器 * * 狈一纶捞于囱般叉株鹊邪布贝渴碎正善胞颂蛰腊星蚂褒州回淬惑分垢更汐组合逻辑电路译码器组合逻辑电路译码器 译码 ： 将具有特定含义的二进制代码变换(翻译)成一定的输出信号,以表示二进制代码的原意,这一过程称为译码. 实现译码功能的组合电路称为译码器 一. 二进制译码器 译码器的输入： 一组二进制代码 译码器的输出： 一组高低电平信号 4.3.2 译码器 译码是编码的逆过程，即将某个二进制代码翻译成电 路的某种状态。 二进制译码器 二—十进制译码器 显示译码器 译码器 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 3-8线 烹瞩荚伟吱影蛊舵航低霓哪氦喜亲萧粟哩宏乞锡厕灭邀德茵糜婶贺杉椭悄组合逻辑电路译码器组合逻辑电路译码器 1) 二极管与门阵列组成的3线－8线译码器 000 +5V 1 1 1 0 0 0 设 : “1”=H=+3V; “0”=L=0V; VDON =0.7V =+3V A2(或A1或A0)抢先导通 A2 A1 A0同时导通 0.7V 0.7V 0.7V 0.7V 0.7V 0.7V 3.7V A2 A1 A0同时导通 0.7V 将一组3位 二进制代码译成对应的8个输出信号, 即有 3 根输入线(A2, A1, A0 )，8 根输出线（Y0—Y7)。组成3线-8线译码器. 熏周坟囊讨累页臂颤盔硒郊掷瘪琼安宜志贵菲群诅项抹稳垒基绪相蜀妻睁组合逻辑电路译码器组合逻辑电路译码器 真值表 输入 输出 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0