第3章 逻辑电路功能描述方法解说.pptVIP

第3章 逻辑电路功能描述方法 在Verilog程序中可通过如下方式描述电路的结构 ◆ 调用Verilog内置门元件（门级结构描述） ◆ 调用开关级元件（晶体管级结构描述） ◆ 用户自定义元件UDP（也在门级） ⑴Verilog的 内置门元件 门元件的调用 调用门元件的格式为： 门元件名字 例化的门名字（端口列表） 例化的门名字：可以省略 其中普通门的端口列表按下面的顺序列出： （输出，输入1，输入2，输入3……）； 比如： and a1(out,in1,in2,in3); //三输入与门 对于三态门，则按如下顺序列出输入输出端口： （输出，输入，使能控制端）； 比如： bufif1 mytri1(out,in,enable); //高电平使能的三态门 门元件的调用 对于buf和not两种元件的调用，需注意的是：它们允许有多个输出，但只能有一个输入。比如： not N1(out1,out2,in); //1个输入in，2个输出out1,out2 buf B1(out1,out2,out3,in); //1个输入in，3个输出out1,out2,out3 module mux4_1a(out,in1,in2,in3,in4,s0,s1); input in1,in2,in3,in4,s0,s1; output out; wire s0_n,s1_n,w,x