复杂可编程逻辑器件指导书-新.docVIP

复杂可编程逻辑器件 及数字系统设计 王晓飞 编著 北京机械工业学院 电子信息工程系 二零零四年六月  实验一 熟悉软硬件环境及使用 实验目的 学习s Ⅱ软件的基本操作； 学习原理图和HDL两种设计输入方法； 初步掌握器件设计输入、编译、仿真、下载的过程； 学习实验装置的使用方法。 二、实验要求 选用课上或书中的例题，按照第二章所述练习s Ⅱ软件的使用：分别选用原理图输入方式和HDL输入方式进行电路功能设计；掌握CPLD的开发步骤——设计输入、设计实现、设计验证；按照所述了解实验装置的使用方法。 实验二 组合逻辑电路的设计 实验目的 设计8段译码器、两路4位二进制比较器在实验装置上验证所设计的电路； 学习用HDL语句进行逻辑描述 二、实验要求 用HDL设计8段译码器、两路4位二进制比较器，对CPLD器件进行配置及下载来验证自己的设计，验证电路的外围器件可选用按键输入、指示灯输出。 8段译码器的逻辑功能 输入 输出 in[3..0] dp g f e d c b a 0 0 0 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 2 0 1 0 1 1 0 1 1 3 0 1 0 0 1 1 1 1 4 0 1 1 0 0 1 1 0 5 0 1 1 0 1 1 0 1 6 0 1 1 1 1 1 0 1 7