CMOS逻辑门电路..docVIP

CMOS逻辑门电路 CMOS是互补对称MOS电路的简称（Complementary Metal-Oxide-Semiconductor），其电路结构都采用增强型PMOS管和增强型NMOS管按互补对称形式连接而成，由于CMOS集成电路具有功耗低、工作电流电压范围宽、抗干扰能力强、输入阻抗高、扇出系数大、集成度高，成本低等一系列优点，其应用领域十分广泛，尤其在大规模集成电路中更显示出它的优越性，是目前得到广泛应用的器件。 一、CMOS反相器 CMOS反相器是CMOS集成电路最基本的逻辑元件之一，其电路如图11-36所示，它是由一个增强型NMOS管TN和一个PMOS管TP按互补对称形式连接而成。 两管的栅极相连作为反相器的输入端，漏极相连作为输出端，TP管的衬底和源极相连接电源UDD，TN管的衬底与源极相连后接地，一般地UDD(UTN+|UTP|)，(UTN和|UTP|是TN和TP的开启电压)。 当输入电压ui=“0”（低电平）时，NMOS管TN截止，而PMOS管TP导通，这时TN管的阻抗比TP管的阻抗高的多，（两阻抗比值可高达106以上），电源电压主要降在TN上，输出电压为“1”（约为UDD）。 当输入电压ui=“1”（高电平）时，TN导通，TP截止，电源电压主要降在TP上，输出uo=“0”，可见此电路实现了逻辑“非”功能。 通过CMOS反相器电路原理分析，可发现CMOS门电路相比NMOS、PMOS门电路具有如下优点： ①无论输入是高电平还是低电平，TN和TP两管中总是一个管子截止，另一个导通，流过电源的电流仅是截止管的沟道泄漏电流，因此，静态功耗很小。 ②两管总是一个管子充分导通，这使得输出端的等效电容CL能通过低阻抗充放电，改善了输出波形，同时提高了工作速度。 ③由于输出低电平约为0V，输出高电平为UDD，因此，输出的逻辑幅度大。 CMOS反相器的电压传输特性如图11-37所示。特性区大致分成五个区域： 第Ⅰ区域：uiUTN，这时TN截止，TP导通（工作在可变电阻区），流过两管的电流近似为0，uDS2≈0，uo=uDS1≈UDD。 第Ⅱ区域：uiUTN，TN开始导通，但工作在饱和区，TP仍工作在可变电阻区的导通状态。这时有一个较小的电流流过两管，uDS2已不为0，所以uo开始下降。 第Ⅲ区域：输入电压ui增大到UTR时，TN和TP都工作在饱和区，有较大电流流过两管，这时只要ui有一个很小的变化，就会引起uo有一个很大的变化，所以这一段内曲线最陡，称为特性转换区，UTR称为状态转移电压。 第Ⅳ区域：ui继续增大，TN进入非饱和区，uDS1(即uo）迅速减少，流过两管的电流开始下降。 第Ⅴ区域：TN导通（工作在可变电阻区），TP截止，uo=uDS1≈0V。 从传输特性曲线可以看出：区域Ⅲ很陡，且UTR≈UDD/2，所以，CMOS反相器的电压传输特性接近于理想开关特性。由于电压传输特性曲线的转折点大约为UDD/2，干扰信号必须大于或等于UDD/2才能导致状态改变，所以说CMOS门电路具有极强的抗干扰能力。 二、CMOS“与非”门电路 电路如图11-38所示，设CMOS管的输出高电平为“1”，低电平为“0”，图中T1、T2为两个串联的NMOS管，T3、T4为两个并联的PMOS管，每个输入端（A或B）都直接连到配对的NMOS管（驱动管）和PMOS（负载管）的栅极。当两个输入中有一个或一个以上为低电平“0”时，与低电平相连接的NMOS管仍截止，而PMOS管导通，使输出F为高电平，只有当两个输入端同时为高电平“1”时，T1、T2管均导通，T3、T4管都截止，输出F为低电平。 由以上分析可知，该电路实现了逻辑与非功能，即 三、CMOS“或非”门电路 图11-39所示电路为两输入CMOS“或非”门电路，其连接形式正好和“与非”门电路相反，T1、T2两NMOS管是并联的，作为驱动管，T3、T4两个PMOS管是串联的，作为负载管，两个输入端A、B仍接至NMOS管和PMOS管的栅极。 其工作原理是：当输入A、B中只要有一个或一个以上为高电平“1”时，与高电平直接连接的NMOS管T1或T2就会导通，PMOS管T3或T4就会截止，因而输出F为低电平。只有当两个输入均为低电平“0”时，T1、T2管才截止，T3、T4管都导通，故输出F为高电平“1”，因而实现了或非逻辑关系，即： 四、CMOS传输门电路 CMOS传输门也是CMOS集成电路的基本单元，其功能是对所要传送的信号电平起允许通过或者禁止通过的作用。 CMOS传输