ch5.6DSP解析.ppt

一、数字信号处理器的发展概况 1988年以来DSP的市场每年以40%的速度在增长，已超过了半导体的增长速度。预计到2007年DSP连同混合信号处理器件的市场将达到500亿美元。 2003年DSP的市场为100多亿中国已占12%。 1979年美国Intel公司发布的商用可编程器件2920是DSP芯片 1980 年，日本 NEC 公司推出的μP D7720是第一个具有乘法器的商用 DSP 芯片。 MOTOROLA的DSP56和DSP96系列，AD（模拟器件）公司的ADSP2100系列以及ATT的DSP16和DSP32系列。 TI 公司在1982年成功推出其第一代 DSP 芯片 TMS32010及其系列产品之后相继推出了一系列DSP芯片。 从运算速度来看，MAC（乘法/累加）时间已经从20世纪80年代初的400ns（如TMS32010）降低到10ns以下 DSP芯片内部关键的乘法器部件从1980年的占模片区（die area）的40%左右下降到5%以下，先进的DSP芯片的片内已含有多个乘法器部件和算术逻辑单元，片内RAM的数量也增加了一个数量级以上。 1980年采用4μm NMOS工艺，而现在则普遍采用亚微米（Micron）CMOS工艺 二、DSP的特点 1)采用哈佛（Harvard）总线结构。与哈佛结构相关，DSP芯片广泛采用流水线操作以减少指令执行时间 2)具有高速阵列乘法器等专用硬件。精度至少为16×16位定点，一些DSP的片内已含有40×40位的浮点乘法器。 3)具有高速的片内数据存储器和程序存储器。 对于一些简单、单一的操作，例如卷积、相关等，可以在片内完成，避免与外部的低速存储器打交道。新近的DSP产品均为双端口片内RAM。 乘法/累加指令 位反转寻址模式 数据移动操作 饱和溢出处理 重复指令 5)具有高速的I/O接口。 并行接口 串行接口 DMA 多处理器并行的链路接口 全局存储器的控制逻辑和接口 三、TMS320系列数字信号处理器 TI公司于1982年推出了其第一代DSP产品TMS32010，目前已发展到两大类9个分支系列产品，两大类为浮点和定点，9个分支系列分别满足不同的需要。 TMS320C5000系列 目前，TMS320C5000主要有两大系列即TMS320C54x和TMS320C55x，这是目前最先进的定点DSP芯片。 TMS320C55x 在功耗方面它进一步降低，TMS320C54x 的功耗是0.32mW/MIPS，而TMS320C55x 的功耗只有0.05mW/MIPS 两个乘法/累加器MAC 两个算术逻辑单元ALU 四个40位的累加器 8位至48位可变长度。其指令速率高达600 MIPS TMS320C6000系列 定点芯片系列TMS320C62x、TMS320C64x和浮点芯片系列TMS320C67x。 “非常长指令字VLIW（Very-long instruction word）”的结构。 对于TMS320C62x其片内含有两个乘法器和6个算术逻辑单元，其CPU在一个时钟周期内可执行高达十条指令，因而其处理速率高达1200-2400MIPS，其片内含有1M位的RAM，程序RAM和数据RAM各占512k位。 TMS320C5000的结构原理 TMS320C5000主要有两大系列即TMS320C54x和TMS320C55x。C54x系列的DSP芯片内部CPU的结构上是完全相同的，只是在芯片的工作电压、片内存储器容量和外围接口电路上存在着差别。C55x是在C54x的基础上发展起来的，其指令完全与C54x兼容 TMS320C54x的结构特点 TMS320C54x有一组程序总线和三组数据总线，两组数据总线(CB和DB)用于传送从数据存储器读出的操作数，一组数据总线(EB)用于传送写入到数据存储器的数据，C54x可以在一个周期里完成两个读和一个写操作。 1) 中央处理单元 40位算术逻辑单元（ALU） 两个累加器，即ACC A 和ACC B 定标移位器能将来自累加器或存储器的输入数据进行0到31位的左移和0到16位的右移。 17×17位的并行乘法器，连接一个40位的专用加法器 比较、选择和存储单元（CSSU） 指数编码器 2) 中央存储组织 大部分C54系列芯片均含有片内ROM 片内RAM包括片内双口RAM（DRAM），和片内单口RAM（SRAM） 八个16位的辅助寄存器（AR0-AR7）能被中央算逻单元CALU访问，也能被辅助寄存器算术单元ARAU修改 系统控制 IEEE1149.1标准扫描逻辑电路用于仿真和测试，它提供对所连设备的边界扫描。 3）系统控制 系统控制包括连接内部振荡器或外部时钟源的锁相环（PLL）发生器、支持8位或16位传送的全双工串口、时分多路（TMD）串