DSP 最小系统DP 最小系统.docVIP

基于TMS320VC5402的DSP最小系统 1关与DSP 的简单介绍 1.1 DSP 的简介 DSP（Digital Signal Processor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为0或1的数字信号。再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。 TMS320VC5402 的硬件资源 TMS320VC5402 是 TI 的第七代 DSP 产品之一，它具有优化的 CPU 结构，内部有 1 个 40 位的算术逻辑单元(包括一个 40 位的桶式移位寄存器和 2 个独立的 40 位累加器)，一个 17×17 的乘法器和一个 40 位专用加法器，16K 字 RAM 空间和 4K×16bit ROM 空间。共 20 根地址线，可寻址 64K 字数据区和 1M 字程序区，具有 64K I/O 空间。处理速度为 l00M IPS ，速度高、功耗低。 TMS320VC5402 采用修正的哈佛结构和 8 总线结构(4 条程序/数据总线和 4条地址总线)，以提高运算速度和灵活性。在严格的哈佛结构中，程序存储器和数据存储器分别设在两个存储空间，这样，就允许取址和执行操作完全重叠。修正的哈佛结构中，允许在程序和数据空间之间传送数据，从而使处理器具有在单个周期内同时执行算术运算、逻辑运算、位操作、乘法累加运算以及访问程序和数据存储器的强大功能。与修正的哈佛结构相配合， TMS320VC5402 还采用了一个 6 级深度的指令流水线，每条流水线之间彼此独立，在任何一个机器周期内可以有 1 至 6 条不同的指令在同时工作，每条指令工作在不同的流水线上，使指令的执行时间减小到最小和增大处理器的吞吐量。 TMS320VC5402 的硬件结构具有硬件乘法器、8 总线结构、功能强大的片内存储器配置和低功耗设计的特点。因此，可以进行高速并行处理，同时，集成度高可节省硬件开销，提高系统抗干扰性。它除了完成数字信号处理任务外，还可以兼顾通用单片机的操作任务，因此，它是集数字信号处理与通用控制电路于一体的多功能低功耗微处理器。 综上所述 VC5402 的 CPU 结构特征如下。 (1)具有高性能的改进的哈佛总线结构，即具有三条独立的 16bit 数据存储器 总线和一条 16bit 的程序存储器总线。 (2)具有一个 40bit 的算术逻辑单元，包括一个 40bit 的筒形移位器和两个独立的加法器。 (3)17×17bit 的并行乘法器与专用的 40bit 加法器相结合。 (4)具有专用于 Viter bi 蝶形算法的比较、选择、和存储单元(CSSU)。 (5)指数译码器可以在一个指令周期内求一个 40bit 累加数的指数值，这里的指数定义为累加器中没有数据占用的位数的个数减去 8。 (6)两个地址发生器、八个辅助寄存器和两个辅助寄存器算术单元(ARAU)。 3 TMS320VC5402最小系统设计 3.1 系统硬件组成 基于TMS320C5402最小系统系统框图。此最小系统主要由时钟及复位电路、JTAG仿真调试接口电路以及供电系统，外加WATCH DOG电路等模块构成。系统框图如下： 图3.1最小系统框图 3.2 各功能模块设计 3.2.1 TMS320C5402芯片 1） 总线结构C54x包括8条16比特宽度的总线，其中： 一条程序总线（PB） 三条数据总线（CB、DB、EB） 四条地址总线（PAB、CAB、DAB、EAB）2） CPUCPU结构包括： 40比特的ALU，其输入来自16比特立即数、16比特来自数据存储器的数据、暂时存储器、T中的16比特数、数据存储器中两个16比特字、数据存储器中32比特字、累加器中40比特字。 2个40比特的累加器，分为三个部分，保护位（39－32比特）、高位字（31－16比特）、低位字（15－0比特）。桶型移位器，可产生0到31比特的左移或0到16比特的右移。17×17比特的乘法器40比特的加法器比较选择和存储单元CSSU数据地址产生器DAGEN程序地址产生器PAGEN3 外设 通用I/O引脚，XF和定时器 PLL时钟产生器 HPI口，8比特或16比特 同步串口 带缓存串口，BSP 多路带缓存串口，McBSP 时分复用串口，TDM可编程等待状态产生器 可编程bank－switching模块 外部总线接口 IEEE1149.1标准JTAG口TMS320C5402芯片引脚图 3.2.2 TMS320C5402