[计算机组成与设计第七章王城.pptVIP

计算机组成原理第七章习题 7.1.在计算机中，为什么要采用多级结构的存储器系统？它们的应用是建立在程序的什么特性之上的？ 答：在现代的计算机系统中，通常总是采用由三种运行原理不同，性能差异很大的存储介质分别构建高速缓冲存储器、主存储器和虚拟存储器，再将它们组成三级结构的统一管理、高度的一体化存储器系统。由高速缓冲存储器缓解主存储器读写速度慢，不能满足CPU运行速度需要的矛盾；用虚拟存储器更大的存储空间，解决主存储器容量小，存不下更大程序与更多数据的难题。 这种三级结构的存储器系统的运行原理，是建立在程序运行的局部性原理之上的。即在一小段时间内，运行的程序只使用少量的指令和少量的数据，而这少量的指令和少量的数据往往又集中在存储器的一小片存储区域中，指令顺序执行比转移执行的比例要大，故可以按对所使用的指令和数据的急迫和频繁程度，将其存入容量、速度、价格不同的存储器中，从而取得更高的性能价格比。主要体现在时间、空间、指令执行顺序三个方面。 7.2多级结构的存储器是由哪三级存储器组成的？每一级存储器使用什么类型的存储器介质，这些介质的主要特性是什么？在多级结构的存储器系统中，何谓信息的一致性原则和包含性原则？ 解：三级存储器由高速缓冲储存器，主存储器，虚拟存储器组成。使用的存储器介质：高速缓存SRAM、主存DRAM、虚存DISC。这些介质的主要特性：高速缓存块传送、主存以页传送、虚存以文件传送；它们的速度依次降低，每位价格依次降低；它们的管理依次由硬件、OS、OS/用户；。一致性原则：同一个信息会同时存放在几个级别的存储器中，此时，这一信息在几个级别的存储器中必须保持相同的值。包含性原则：处在内层（更靠近CPU）存储器中的信息一定被包含在各外层的存储器中，即内层（更靠近CPU）存储器中的全部信息一定是各外层存储器中所存信息中一小部分的副本。 7.3比较DRAM和SRAM芯片的主要特性。 从所用的半导体生产工艺区分，存储器芯片又可以分为静态存储器和动态存储器两种类型。由于动态存储器集成度高，生产成本低，被广泛地用于实际要求更大容量的主存储器。静态存储器读写速度快，生产成本高，通常多用其实现容量可以较小的高速缓冲存储器。两者不同之处主要再现如下表： 7.9设计用2732ROM芯片和6116RAM芯片组成16位字长的、由一个8K字ROM区(在前)和4k字RAM区(在后)的主存储器系统,要求能直接支持按字亦可按字节读写,并判断:支持对ROM区按字节读出实用意义大吗? 解：按字读大家一定理解和会做。支持字和字节，只要列一张真值表，输入为按字读的片选（比如2行为/CS1、/CS0）还要增加一位区分字和字节的信号（W/B），输出为（/CE3、/CE2、/CE1、/CE0）四片内存芯片的芯片允许，列出后得到的四个输出变量的表达式，再根据逻辑表达式画出逻辑电路，就是此能按字或字节读写的系统。如果监控（MON）ROM中有按字节读出的数据表，那么ROM支持此方式就有意义。否则没有必要。 7.10为什么动态存储器会是破坏性读出？静态存储器又为什么读出操作不会破坏已存储的信息呢？什么是动态存储器的回写（预充电延迟）？它对存储器性能的影响是什么？ 答：动态存储器的读操作过程时，当字线的高电平到来后，则T管导通，若电容中原存储有电荷（存储1信号），电容就要放电，则会使数据线的电位由高变低，使电容中原存储的电荷（存储1信号）丢失，这就是通常说的破坏性读出。 为了保持电容器原记忆内容，必须在读操作之后立刻跟随一次写回操作，这被称为预充电延迟。在预充电延迟完成之前，是不能开始下一次的读操作的，动态存储器的读写周期显然比它的数据读出时间长得多，也降低了存储器的运行速度。 静态存储器是用触发器线路记忆与读写数据的，它是通过检查哪一条位线上出现一个负脉冲来判断状态，即区分读出来的信号是1或是0，而无需改变存储器的脉冲波纹，所以不会破坏已存储的信息 . 7.12存储器读写操作时，地址信号、片选信号、读写命令、读出的数据或写入的数据，在时间配合上要满足些什么关系？ 答：存储器读写操作时，地址信号、片选信号、读写命令、读出的数据或写入的数据，它们之间在时序配合要满足以下这些条件：有了稳定的地址与片选信号才可以读；有了稳定的地址和写入的数据，再有了片选信号才能再给出写命令，以便保证无误的写操作。此外，这些信号应有一定的持续时间，以保证读写操作得以正常完成。 7.13在所用主存储器芯片已确定的情况下，还要进行大幅度提高主存储器系统的读写速度的办法是什么？ 答：在所用主存储器芯片已确定的情况下，还要进行大幅度提高主存储器系统的读写速度的办法是采用成组传送数据的方式，该方式是指用于提高在数据总线上的数据输入/输出能力的一种技术。即通过地址总线传送一次地址后