[计算机组成第一章课程设计概述.pptVIP

课程设计安排 第一章 课程设计概述 1．实验仪基本结构 2．实验仪图片(整体) 实验仪图片(局部:开关S0-S23,24个,输入.发光二极管L0-L31,32个,输出) 实验仪图片(局部:键盘,输入.数码管,输出) 实验仪图片(局部:U1/U2,U3) U1和U2采用XC2S50芯片，它们用于控制实验仪的工作方式，提供实验芯片与存贮器和微程序存贮器的接口，控制实验计算机的运行，采集实验计算机的运行数据。(注意:掉电不丢失,厂家已写好) U3为XC2S150-PQ208,它为Xilinx的15万门的FPGA.。用VHDL描述的电路可通过并口线下载到U3中.(注意:掉电丢失,每次关机后要重新下载) 实验仪图片(局部:串口线,下载程序到存贮器,32Kx16.下载微程序到微程序存贮器,1Kx32) 3．数字逻辑基本实验实例(逻辑与门) 引脚配置文件ccc.ucf #NET clk LOC = P31;#号为注释 #NET clr LOC = P41; NET CO1 LOC = P42; NET CO0 LOC = P41; #NET CI9 LOC = P111; #NET CI8 LOC = P110; NET CI7 LOC = P90; NET CI6 LOC = P89; NET CI5 LOC = P88; NET CI4 LOC = P87; NET CI3 LOC = P86; #NET CI2 LOC = P83; #NET CI1 LOC = P82; #NET CI0 LOC = P81; 基本逻辑门的VHDL描述 -- 库引用说明 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity dec is --实体说明 Port ( signal CO :in std_logic_vector(0 to 1); signal CI :out std_logic_vector(3 to 7) ); end dec; architecture Behavioral of dec is --构造体说明 begin process(co) begin ci(3)=co(1) and co(0); --与门 ci(4)=co(1) or co(0); --或门 ci(5)=co(1) nand co(0); --与非门 ci(6)=co(1) nor co(0); --或非门 ci(7)=co(1) xor co(0); --异或门 end process; end Behavioral; 电路下载后的执行效果(1) 电路下载后的执行效果(2) 一、设计目的 1．利用《计算机组成与系统结构》、《汇编语言与微型计算机技术》、《可编程逻辑器件》课程的知识，设计一台微程序控制的模型计算机。通过本设计，主要掌握微程序控制结构计算机的设计方法，加深对计算机各部件的理解以及对整机结构的理解。 2．熟练VHDL语言在硬件设计中的应用。 二、设计要求 1．硬件设计，包括运算器、寄存器、存储器、微程序控制器的VHDL描述。 2．软件设计，包括指令系统设计及应用程序的设计。 3．硬件和软件联合调试，利用设计的模型计算机执行应用程序，通过数码管显示结果。 * * 引 言 《计算机组成与系统结构》课程设计 一、设计目的 1．利用《计算机组成与系统结构》、《汇编语言与微型计算机技术》、《可编程逻辑器件》课程的知识，设计一台微程序控制的模型计算机。通过本设计，主要掌握微程序控制结构计算机的设计方法，加深对计算机各部件的理解以及对整机结构的理解。 2．熟练VHDL语言在硬件设计中的应用。 二、设计要求 1．硬件设计，包括运算器、寄存器、寄存器、微程序控制器的VHDL描述。 2．软件设计，包括指令系统设计及应用程序的设计。 3．硬件和软件联合调试，利用设计的模型计算机执行应用程序，通过数码管显示结果。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 200