[27次.pptVIP

课题内容：第八章 单片机小系统及片外扩展 第三节 扩展数据存储器 教学目的：通过教学，使学生初步了解单片机扩展数据存储器的方 法以及应用 教学方法：讲授法 重 点：怎样扩展数据存储器及其访问 难 点：怎样扩展数据存储器及其访问 能力培养：培养学生的理解能力、应用知识能力 课堂类型：理论课 教 具：幻灯片 组织教学 复习提问 1.单片机单总线有哪些特点？ 2.当单片机片内数据存储器不够用时，该怎么办？ 导入新课 带着上述问题，我们来了解什么是扩展数据存储器。 授新课 8.3 扩展数据存储器 由于89C51单片机片内RAM仅有128字节，当系统需要较大容量RAM时，就需要片外扩展数据存储器RAM，最大可扩展64 KB。 由于单片机是面向控制的，实际需要扩展容量不大，因此，一般采用静态RAM较方便，如6116(2K×8位)，6264(8K×8位)。 如有特殊需要，可采用62256(32K×8位)，628128(128K×8位)等。与动态RAM相比，静态RAM无须考虑保持数据而设置的刷新电路，故扩展电路较简单；但由于静态RAM是通过有源电路来保持存储器中的数据，因此要消耗较多的功率，价格也较高。 8.3.1 常用的数据存储器芯片 数据存储器用于存储现场采集的原始数据、运算结果等，所以，外部数据存储器应能随机读／写，通常由半导体静态随机存取存储器RAM组成。 E２PROM芯片也可用作外部数据存储器，且掉电后信息不丢失。 1. 静态RAM(SRAM)芯片 目前常用的静态RAM电路有6116、6264、62256、628128等。它们的引脚排列如图8－27所示。 注： 6264的26脚为高电平有效的片选端。 2 串行E2PROM芯片 由于串行E2PROM芯片引脚少(一般为8脚），系统扩展时占用MCU的I/O口线少，接口简单，应该采用串行扩展方案组成系统。 串行E2PROM芯片有很多种，如24×××系列和93×××系列等等。但这里要特别推荐XICOR公司的具有E2PROM、看门狗、上电复位以及电压监控等功能的多用途芯片X5045，芯片引脚及接口电路见图10－18。 因为要建立一个可靠的系统，除需要有用数据的存储外，看门狗和电压监控是十分必要的，所以最好选用一个多功能的芯片。 8.3.2 访问片外RAM的操作时序 这里包括从RAM中读和写两种操作时序，但基本过程是相同的。 这时所用的控制信号有ALE和ＲＤ(读)或ＷＲ(写)。 P0口和P2口仍然要用，在取指阶段用来传送ROM地址和指令，而在执行阶段传送片外RAM地址和读／写的数据。 1. 读片外RAM操作时序 89C51单片机若外扩一片RAM，则应将其 ＷＲ引脚与RAM芯片的ＷＥ引脚连接，ＲＤ引脚与芯片ＯＥ引脚连接。 ALE信号的作用即锁存低8位地址，以便读片外RAM中的数据。 读片外RAM周期时序如图8－28(a)所示。 在第一个机器周期的S1状态，ALE信号由低变高①，读RAM周期开始。 在S2状态，CPU把低8位地址送到P0口总线上，把高8位地址送上P2口(在执行“MOVX A，@DPTR”指令阶段时才送高8位；若是“MOVX A，@Ri”指令，则不送高8位)。 ALE的下降沿②用来把低8位地址信息锁存到外部锁存器74HC373内③，而高8位地址信息一直锁存在P2口锁存器中。 在S3状态，P0口总线变成高阻悬浮状态④。 在S4状态，ＲＤ信号变为有效⑤(是在执行“MOVX A，@DPTR” 后使ＲＤ信号有效)，ＲＤ信号使得被寻址的片外RAM略过片刻后把数据送上P0口总线⑥，当ＲＤ回到高电平后⑦，P0总线变为悬浮状态。 至此，读片外RAM周期结束。 2. 写片外RAM操作时序 向片外RAM写(存)数据，是89C51执行“MOVX @DPTR，A”指令后产生的动作。这条指令执行后，在 89C51的ＷＲ引脚上产生ＷＲ信号的有效电平，此信号使RAM的ＷＥ端被选通。 写片外RAM的时序如图828(b)所示。 开始的过程与读过程类似，但写的过程是CPU主动把数据送上P0口总线，故在时序上，CPU先向P0总线上送完低8位地址后，在S3状态就将数据送到P0总线③。此间，P0总线上不会出现高阻悬浮现象。 在S4状态，写控制信号ＷＲ有效，选通片外RAM，稍过片刻，P0上的数据就写到RAM内了。 8.3.3 89C51扩展2 KB RAM 图8－29所示电路为89C51地址线直接外扩2 KB静态RAM 6116的连线图。 8282(同74HC373)锁存低8位地址； 89C51的ＷＲ（Ｐ３.６）和ＲＤ（Ｐ３.７）分别与6116写允许端ＷＥ和读允许端ＯＥ连接，以实现写／读