[内存的原理.pptVIP

DDR SDRAM DDR概念最早在1996年由韓國三星（Samsung）提出，並聯合東芝(Toshiba)、日立(Hitachi)、三菱(Mitsubishi)、富士通(Fujitsu)及德州儀器(TI)等廠商共同制訂，於1999年開始起草。基本上，DDR SDRAM是基於SDRAM技術，儘管核心頻率一樣同為100、133MHz，但卻可在外部創造出雙倍時脈的效果，有效地強化傳輸頻寬。 一般而言，通常所謂的PC-133記憶體模組，全名應是PC-133 SDR SDRAM，其中SDR是Single Data Rate的縮寫，指的是一個時脈週期內只能傳送一筆資料。至於DDR則經由類似AGP 2x的倍頻控制原理，讓同一時脈週期的上升與下降間均可傳輸資料，且在基準頻率不變的前提下，時脈得以提升為原來SDRAM的兩倍。此外，定址與控制訊號僅在上升波形時傳送，這點倒是維持與SDRAM相同的作法。 對支援DDR SDRAM的晶片組來說，其實仍維持在64bit記憶體匯流排設計，只不過在雙倍外部時脈效果下，讓頻寬也隨之倍增。以核心速度133MHz為例，將可發揮266MHz的水準，換算後的頻寬約為2128MB/s (266MHz * 64bit)，所以DDR266又可稱作PC2100。 而DDR SDRAM的另一改變則是接腳數與工作電壓的差異，採用184Pin、2.5V的規格，並同樣可支援ECC、Registered設計。 在效能成長的誘因下，先前記憶體廠商間的速度大戰，又再度於DDR SDRAM上重演，時脈一路從DDR200、DDR266、DDR333、DDR400向上挺進，且DDR400於2003年正式獲得JEDEC的認證，成為DDR SDRAM的正式標準。 至2005年底，DDR SDRAM仍是現今市場主流。 DDR2 SDRAM JEDEC預測到不斷提升DDR時脈的結果，將會引發在高速運作下，訊號不易處理、線路設計等障礙。有鑑於此，相關的主機板晶片組、記憶體顆粒及DRAM模組等廠商，即開始以DDR SDRAM為基礎進行體質改造，重新規範腳位定義、接腳數量、工作電壓及顆粒結構等條件，訂定下一代的DDR2發展計畫。同時，首款支援DDR2 SDRAM的晶片組Intel 915P、925X也於2004年年中問世，開啟DDR2 SDRAM時代大門。 初始的DDR2時脈僅400、533MHz，從規格面看，傳輸頻寬與同速度的DDR SDRAM一致，顯然對效能並沒有帶來太大的助益。直到Intel 945/955、nForce4 SLI Intel Edition等晶片組發表後，DDR2 SDRAM開始跨入DDR2-667階段，理論傳輸頻寬連帶提升至10.7GB/s（667MHz x 8Byte x 2，雙通道），且此標準也通過JEDEC的認可，成為新一代的DDR2規範。 為了提高時脈固然是DDR2的發展主因，但DDR2不論架構還是製程均產生諸多變革，因而享有低耗電、散熱佳等優點。DDR2採240Pin腳位設計，且工作電壓亦從原先DDR的2.5V降至1.8V，約節省了50%的耗電量，此外還結合了以下四項關鍵技術。 ODT OCD Calibration 4-bit Prefetch Posted CAS ODT: DDR為避免線路終端反射訊號之干擾，並於記憶體顆粒外截斷訊號，通常是透過主機板上的終端電阻來達成。反觀DDR2方面，則是直接於記憶體顆粒內搭載ODT（On Die Termination），將截斷動作移至顆粒內進行，讓邏輯準位更為清晰，減少資料錯誤的機率。相對地，OCD設計也降低了主機板的電路空間與製造成本，同時主機板只要單通道即可支援4組DDR2模組，不會存在DDR只能支援2組DDR400的狀況。 OCD: 簡單地說，OCD（Off Chip Driver）Calibration是配置在DDR2顆粒外，用來校正信號的設計。經由I/O驅動電阻，調整差動電壓訊號（Voltage Differential Signal）的波形交會點，進而控制上升與下降之平衡，並且將DQ/DQS偏移減至最低，以強化訊號完整性。此外，DDR2藉由Overshoot與Undershoot來改善訊號品質，並透過I/O驅動器電壓校準方式，修正不同模組供應商間的製程差異。 4-bit Prefetch: 提到Prefetch（預取寬度），這是屬於Buffer概念的應用，且DDR2的Prefetch具有4-bit水準，為DDR的兩倍，即便核心採低速運作，卻能於外部資料匯流排（Data Bus）展現高速的實力。經由Buffer原理，DDR2每次會存取4bits一組的資料，在兩個時脈中輸出至資料區，或是分成兩次輸出。以核心速度200MHz為例，DDR達400MT/