可编程逻辑器件PLD的使用..docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
可编程逻辑器件PLD的使用.

第二章 可编程逻辑器件PLD的使用 2.1 可编程逻辑器件设计语言ABEL简介 开发使用PLD系统时,应使用语言或逻辑图来描述该PLD的功能,并通过编译、连接、适配,产生可对芯片进行编程的目标文件(该文件一般采用熔丝图格式,如标准的JED文件),然后下载到芯片中。 常用的可编程逻辑器件设计语言为ABEL-HDL(ABEL硬件描述语言),它是DATA I/O开发的一种可编程逻辑器件设计语言,它支持绝大多数可编程逻辑器件。 2.1.1 ABEL-HDL语言的基本语法 在用ABEL-HDL进行逻辑设计时,描述逻辑功能的源文件必须是符合ABEL-HDL语言语法规定的ASCII码文件。 ABEL-HDL源文件是由各种语句组成的,这些语句是由ABEL-HDL语言的基本符号构成的,这些符号必须满足一定的格式才能正确描述逻辑功能。语句的一行最长为150个字符。 在源文件的语句中,标识符、关键字、数字之间必须有一个空格,以便将它们分隔开来。但在标识符列表中标识符以逗号分隔。在表达式中,标识符和数字用操作符或括号分隔。空格、点号不能夹在标识符、关键字、数字之间。以大写、小写或大小写混合写的关键字被看作是同一个关键字,而以大写、小写或大小写混合写的标识符被看作是不同的标识符。 (1)ASCII字符 在ABEL-HDL语言中,可使用数字0~9,字母A~Z、a~z,也可使用空格和以下特殊符号: ! @ # $ ? + * ( ) [ ] ; : '" - , . / ^ % (2) 标识符 标识符是用合法的ASCII字符定义的名字,其作用是标识器件、管脚、节点、集合、输入输出信号、常量、宏及变量。标识符必须符合下面的规定: ① 标识符的长度不能超过31个字符; ② 标识符必须以字母或下划线开始; ③ 标识符其它的部分可为字母、数字及下划线; ④ 标识符中你能包含空格; ⑤ 除关键字外,标识符对字母大小写敏感; (3)常量 在ABEL-HDL语言中,常量用于赋值语句、真值表和测试向量的表达。它可以是数值常量,也可以是非数值常量。 (4)块 块是包含在一对大括号中的文本,用于宏和指令。括号中的文本可以是一行,也可以是多行。块可以嵌套。 (5)注释 以双引号开始,以另一个双引号或行结束符号结束。 (6)运算符号 运算符号见表2-1。 表2-1 逻辑运算 ! (非)、(与)、#(或)、$(异或)、!$(同或) 算术运算 +、-、*、/、%(取模)、 (左移)、(右移) 关系运算 ==、!=、、=、、= 赋值运算 = 2.1.2 ABEL-HDL语言的基本结构 ABEL-HDL语言源文件由一个或多个相互独立的模块组成,每个模块包含了一个完整的逻辑描述。源文件中的所有模块都可以被ABEL-HDL软件同时处理。 ABEL-HDL语言源文件举例如下,文件名为F456.ABL、模块名为M456、标题名为T456。 标头段 MODULE M456 TITLE T456 定义段 IAB10 PIN 45; IAB9 PIN 44; IAB8 PIN 43; IAB7 PIN 42; IAB6 PIN 41; 逻辑描述段 EQUATIONS IAB7=IAB9IAB8; IAB6=IAB9$IAB8; 结束段 END 2.2 ISP Synario System简介 ISP Synario System是一个集成环境,可使用ABEL-HDL语言编辑、编译及产生JED文件。这个软件的文件组织方法是:首先建立一个工程文件(扩展名为SYN),然后在工程文件中建立一个或多个逻辑功能描述源文件(扩展名为ABL),在源文件中又包含一个或多个模块。在下面的步骤中,建立了一个工程文件(456.SYN),其中包含一个逻辑功能描述源文件(F456.ABL),在源文件F456.ABL中包含一个模块(M456)。最后经编译后产生的扩展名为JED文件为456.JED,和工程文件名相同。步骤如下: 在使用该软件之前,① PLD板上的串口线接到微机的串口,一般为COM1。② PLD板上的四个插座和FD-CES实验仪上对应的四个扁平电缆正确连接。③ PLD板上的并口线接到微机的并口 ④ 将FD-CES实验仪上的SW/USER开关拨到SW位置 ⑤ 将FD-CES实验仪上的KAL/KAH、KBL/KBH、KCL/KCH开关分别拨到右、左、左位置,KRL/KRH开关拨到“上面”位置 ⑥打开FD-CES实验仪电源。 找到桌面上的图标ISP Synario,双击启动,见图2-1。 图2-1 File→New Project,出现图2-2,选择文件夹,输入工程名,创建新工程。 图2-2 3.在图2-3

文档评论(0)

sdgr + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档