数字逻辑实验报告一..docVIP

武汉科技大学城市学院 数字逻辑实验报告 实验 一 实验名称：基本逻辑门测试及常用设备用法 专业班级： 计算机科学与技术一班 学 号： 201110137133 姓 名： ____ ___ 实验时间： 2013年5月8日 指导老师： ____ ___ 实验一　基本逻辑门及常用设备用法 一、实验目的 1．熟悉Proteus仿真软件的用法，掌握电压表、电流表和示波器等常用仪器仪表的使用方法，掌握常用信号源的基本用法。 2．通过仿真，验证基本TTL逻辑门的逻辑功能。 3．设计相应电路检测TTL集成门电路的基本参数。 4．用PMOS和NMOS管设计与非门，并通过仿真验证其逻辑功能。 (其中3、4为选做内容) 二、实验要求 1．掌握Proteus仿真软件在Component Mode下的常用元器件及LOGICSTATE和LOGICPROBE用法 2．掌握Proteus仿真软件在Terminal Mode下的电源和地线的选用。 3．熟悉Proteus仿真软件在Generate Mode下的常用信号源特性。 4．熟悉Proteus仿真软件在Wire Label Mode下的标号的用法。 5．掌握Proteus仿真软件在Virtual Instruments Mode下的示波器、电压表、电流表等常用仪表的用法。 三．实验内容、实施方案与结果分析 1．基本逻辑门的验证 (1)启动Proteus ISIS 。 (2)在Component Mode模式下，按Pick From Library 键，从Category栏中选择74LS Series 。 (3)从Results表中分别选择74LS08 Quadruple 2-input Positive-AND Gates，并放置到绘图窗口。 (4)在Keywords编辑框中输入LOGICSTATE，在Results表双击LOGICSTATE选择该逻辑信号作为逻辑门电路的输入，放在两个与门的输入端一侧。 (5)在Keywords编辑框中输入LOGICPROBE在Results表双击LOGICPROBE[BIG]，选择该逻辑测试作为逻辑门的输出检测，放置在与门的输出端一侧。 (6)将逻辑门的两个输入端分别连接到两个LOGICSTATE，将其输出连接到LOGICPROBE，分别Wire Label Mode模式下为两个输入端命名为“A”和“B”，输出端命名为“F”，还可以通过2D Graphics Test Mode模式下为设计图命名为 “与门74LS08逻辑功能测试”，具体如测试电路图１.1所示： 图1.1 与门逻辑测试 (7)按仿真按钮进入仿真状态，然后分别单击A和B两个输入端的LOGICSTATE，改变其值为00，01，10，11，观察输出端F的LOGICPROGE的变化。 根据不同输入对应的输出填写逻辑功能表。从表中逻辑关系即可验证与门的逻辑功能，F=AB。 (8) 退出仿真状态。删除两个输入端的LOGICSTATE和输出端的LOGICPROBE。 (9) 在Generate Mode模式下选择DCLOCK，并放置与门的两个输入端。 (10)双击A输入端的DCLOCK图标，进入其属性设置窗口，将频率由1Hz改为100Hz，双击B输入端的DCLOCK图标，进入其属性设置窗口，将频率由1Hz改为200Hz， (11)在Virtual Instruments Mode模式下选用示波器并放置到绘图窗口，分别将A、B、F引入示波器的A、B、C三个通道，如图2所示。 图1.2 与门的波形测试电路 (12) 再按仿真按钮，可见示波器波形如图1.3所示，从波形可见，只有A和B两个通道的波形都是高电平时，C通道的输出才是高电平。从而验证了正逻辑与门的逻辑关系F=AB。 图1.3 与门的波形图 (13) 用74LS32的或门替代绘图窗口中的74LS08，重做以上实验； (14) 用74LS136的异或门替代绘图窗口中的74LS32，再重做以上实验； (15) 用74LS00的与非门替代绘图窗口中的74LS32，再重做以上实验； 2．74LS00与非门的参数测试 (1) 绘制测试电路如图1.4所示，除74LS00与非门外，图中还用到+5V和地，直流电压表(DC VoltMeter)、直流电流表(DC AmMeter)，电压探针(Voltage Prob Mode)，电流探针(Current Prob Mode)，可变电阻(电位器)。实验目的是了解TTL与非门拉电流负载特性。 图1.4 与非门拉