数字逻辑实验与设计..doc

东北石油大学自编教材 数字逻辑实验指导书 向明尚 刘延军 刘志刚 杜娟 编著 软件学院 2011年1月  目 录 实验一 门电路功能验证 1 一、实验目的 1 二、实验内容 1 三、实验项目 1 四、实验步骤 2 五、实验结论 2 实验二 触发器功能验证 3 一、实验目的 3 二、实验内容 3 三、实验项目 3 1、“与非”门组成的基本R-S触发器 3 2、“或非”门组成的基本R-S触发器 5 3、R-S型电位触发器 6 4、正边沿触发的D型触发器 9 5、正边沿触发的T型触发器 11 6、T触发器（Verilog HDL描述） 14 7、负边沿触发的J-K触发器 15 8、主—从R-S触发器 17 四、实验步骤 20 五、实验结论 20 实验三 组合逻辑电路 21 一、实验目的 21 二、实验内容 21 三、实验项目 21 1、译码器 21 2、数据选择器 27 3、编码器 29 4、数值比较器 31 5、八位带进位端的加法器 33 6、半加器设计 34 7、1位全加器设计 35 8、4位串行进位加法器 37 9、算术逻辑单元（ALU） 39 10、奇偶检测器 43 四、实验步骤 44 五、实验结论 44 实验四 同步时序电路 45 一、实验目的 45 二、实验内容 45 三、实验项目 45 1、正边沿触发的D触发器 45 2、重复计数的计数器 48 3、线性反馈移位寄存器 51 4、移位寄存器设计 52 5、八位计数器设计 53 6、16进制计数器 54 四、实验步骤 56 五、实验结论 56 实验五 异步时序电路 57 一、实验目的 57 二、实验内容 57 三、实验项目 57 1、异步递增计数器 57 2、异步递减计数器 59 四、实验步骤 61 五、实验结论 61 实验六 数字系统设计 62 一、实验目的 62 二、实验内容 62 三、实验项目 62 1、累加器设计 62 2、节拍发生器 64 3、同步计数单元设计 67 4、8位同步计数器设计 69 四、实验步骤 73 五、实验结论 73 附录A Quartus Ⅱ 10.1 使用及数字电路设计流程 74 A.1 数字电路设计流程 74 A.2 工程的建立与管理 74 A.3 Quartus II基本设计流程 78 A.4 设计文件的原理图输入 78 A.5 设计文件的HDL输入 80 A.6 设计实例 84 A.7 下载验证 93 附录 B Modelsim 仿真工具的使用 97 B.1 Modelsim 简介 97 B.2 Modelsim 安装与配置 97 B.3 Modelsim 仿真方法 98 实验一 门电路功能验证 一、实验目的 验证数字电路中的基本门电路的逻辑功能，掌握门电路输入、输出信号之间的逻辑关系，理解常用门电路的逻辑功能、作用，学会它们的应用。 二、实验内容 验证基本门电路的功能，包括：与门、或门、非门、与非门、或非门、异或门、同或门等。 三、实验项目 分别验证常用的基本门电路的功能。基本门电路的符号、功能、真值表、波形图如下： 1、非门 2、或非门 3、与非门 4、其他基本电路有学生自己分析和验证。结果记录在结论中，并加以分析。 四、实验步骤 以原理图作为设计输入，验证门电路的功能。原理图参考上面的图形。 以HDL的形式作为设计输入，验证门电路的功能。以Verilog HDL描述的几个门电路的代码如下： 非门： 或非： 与非： 实验过程包括一下几步，详细的过程参见附录A。 ⑴建立工程，加入顶层实体或模块 ⑵编译工程 ⑶功能仿真、时序仿真 ⑷下载验证 五、实验结论 实验二 触发器功能验证 一、实验目的 验证触发器的逻辑功能，掌握触发器输入、输出信号之间的逻辑关系，了解常用触发器的逻辑功能、作用，学会它们的应用。 二、实验内容 验证触发器的逻辑功能，包括：R-S触发器、J-K触发器、D触发器、T触发器等。 三、实验项目 分别验证触发器的逻辑功能。常用触发器的电路逻辑原理图、功能表、波形图如下： 1、“与非”门组成的基本R-S触发器 2、“或非”门组成的基本R-S触发器