数字逻辑电路和PLD设计..docVIP

  1. 1、本文档共12页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字逻辑电路和PLD设计.

数字逻辑电路和PLD设计 报 告 题目:红绿灯交通管理器的设计 学院:通信与信息工程学院 学号姓名:辛蔚 桌号:13 课程时间:2011-6-24~2011-6-27 课程设计:红绿灯交通管理器 一、设计要求: 设计十字路口的交通管理器,该管理器控制甲乙垂直道路的红黄绿三色灯显示情况和各自显示时间,指挥车辆和行人安全通行,要求用VHDL语言对其进行描述。 二、设计内容: 该设计采用分层描述方法,以图形输入和原理输入混合方式建立VHDL描述文件。交通管理器顶层图形输入文件有控制器和三个各位模26、模30、模5的定时器组成,分别控制两个道口的通行时间和公共停车时间,系统由两组红黄绿指示灯和三组七段显示器作倒计时显示,由BCD码驱动,控制器按照流程图中状态的变化来控制红黄绿灯的变换以及计数器的计时,当某个计数器工作技术信号W1、W2或W3,由“0”转为“1”时,表示计满,控制器转向下一个状态并开始计时,各定时器连接控制器的C1、C2或C3,当为“1”时,该计数器计时结束,整个系统循环互联。当计数器计数时,各个减法器同时做倒计时,输出接七段译码显示器做倒计时显示。各减法器具有置数控制端,当控制端为“1”时,预置30、26、5。可以将时钟信号和置数信号一同设为进程敏感信号,减法计数器的使能端也对应控制器的C1、C2和C3上升沿开始倒计时。 工作流程图 图中R1、Y1、G1是甲道红黄绿灯;R2、Y2、G2是乙道红黄绿灯。C1、C2、C3是定时器工作信号。 VHDL程序设计及波形仿真结果 顶层文件图及波形仿真结果图 “trafficcontrol”模块程序设计及波形仿真结果图 library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity trafficcontrol is port( clk:in std_logic; c1,c2,c3:out std_logic; w1,w2,w3:in std_logic; r1,r2:out std_logic; y1,y2:out std_logic; g1,g2:out std_logic; reset:in std_logic); end trafficcontrol; architecture a of trafficcontrol is type state_space is(s0,s1,s2,s3); signal state:state_space; begin process(clk) begin if reset=1 then state=s0; elsif(clkevent and clk=1) then case state is when s0= if w1=1 then state=s1; end if; when s1= if w2=1 then state=s2; end if; when s2= if w3=1 then state=s3; end if; when s3= if w2=1 then state=s0; end if; end case; end if; end process; c1=1 when state=s0 else 0; c2=1 when state=s1 or state=s3 else 0; c3=1 when state=s2 else 0; r1=1 when state=s1 or state=s0 else 0; y1=1 when state=s3 else 0; g1=1 when state=s2 else 0; r2=1 when state=s2 or state=s3 else 0; y2=1 when state=s1 else 0; g2=1 when state=s0 else 0; end a; 模30加法器程序设计及波形仿真图 library ieee; use ieee.st

文档评论(0)

stzs + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档